THC63LVD1023B_Rev.3.0_E
THC63LVD1023B
160MHz的67Bits LVDS发送器
概述
该THC63LVD1023B发射器的设计suport的
主机和平板之间的单链路传输
显示高达1080p （ 60Hz）的分辨率和双链路
主机和平板之间传输显示最多
1080p(120Hz).
该THC63LVD1023B转换CMOS / TTL的67bits
数据转换成LVDS（低压差分信号）
数据流。发射机可以编程为利培
荷兰国际集团边缘或通过专用引脚下降沿时钟
并支持双沿输入。
在双链路， 160MHz的的发送时钟频率，
的RGB数据67bits以有效速率发送
每个LVDS通道1.12Gbps 。
在异步模式下， THC63LVD1023B有2
独立35Bits变送器。
特点
宽点时钟范围适用于电视信号（ 480i-
1080） ，电脑信号（ VGA - QXGA ）
TTL / CMOS输入： 10-160MHz
LVDS输出： 20-160MHz
PLL无需外部元件
灵活的输入/输出模式
1.单路/双路TTL IN，单/双路LVDS输出
单TTL输入/双路LVDS输出2双沿输入
单TTL输入/双路LVDS输出3.输入端口SW
4.异步
双TTL IN /双路LVDS输出
时钟边沿选择
3 LVDS数据映射简化了PCB布局。
伪随机模式生成电路
支持低摆幅LVDS低EMI
掉电模式
低功耗，单3.3V CMOS设计
向后兼容THC63LVD1023
144pin LQFP
框图
数据端口1
32
35
并行到串行
5 ）输入端口SW
6 ）交叉点
R1[9:0]
G1[9:0]
B1[9:0]
CONT1 [2： 1]
R2[9:0]
G2[9:0]
B2[9:0]
CONT2 [2： 1]
Hsync1
Vsync1
DE1
Hsync2
Vsync2
DE2
TA1 +/-
TB1 +/-
TC1 +/-
TD1 +/-
TE1 +/-
LVDS输出
Port1
数据端口2
数据格式化
32
6
1 ）解复用器
2 ） MUX
3 ）配送
4 ） DDR
R / F
RS
地图
MODE [ 3：0]
/ PDWN
PRBS
ASYNC
35
并行到串行
TA2 +/-
TB2 +/-
TC2 +/-
TD2 +/-
TE2 +/-
LVDS输出
Port2
TCLK1 +/-
CLKIN1
CLKIN2
MUX
PLL
TCLK2 +/-
（ 20至160MHz ）
发射机时钟IN
（ 10至160MHz ）
2011祢电子公司
1/26
祢电子公司
THC63LVD1023B _Rev.3.0_E
引脚说明（续）
引脚名称
ASYNC = L
CONT11
*1
,
CONT12
*1
ASYNC = H
TE23,TE24
针＃
17, 18
TYPE
描述
CONT21
*1
,
CONT22
*1
DE1,DE2
VSYNC1,
VSYNC2
HSYNC1,
HSYNC2
IN
TE25,TE26
19, 20
ASYNC = L ：控制数据输入。
ASYNC = H：数据输入。
TD26,TE22
TD25,TE21
TD24,TE20
9,12
8,11
7,10
IN
IN
IN
ASYNC = L ：数据使能输入。
ASYNC = H：数据输入。
ASYNC = L ： VSYNC输入。
ASYNC = H：数据输入
ASYNC = L ：水平同步输入。
ASYNC = H：数据输入
有下列情况的时钟输入。
ASYNC
H
MODE1
x
L
H
H
MODE0
x
x
L
H
MODE3
x
x
H
x
CLKIN1
15
IN
L
L
L
有下列情况的时钟输入。
ASYNC
MODE1
x
H
MODE0
x
L
MODE3
x
L
CLKIN2
16
IN
H
L
R / F
21
IN
输入时钟触发沿选择。
H：上升沿，L ：下降沿
LVDS摆幅模式下，V
REF
选择。参见图四， 5 。
RS
LVDS
摇摆
350mV
350mV
200mV
小秋千
输入支持
不适用
RS = V
REFA
不适用
RS
22
IN
V
IHM
V
IMM
V
ILM
A. V
REF
输入参考电压。
LVDS映射表中进行选择。
地图
（见图7至9及
表4 10 ）
24
IN
地图
V
IHM
V
ILM
V
IMM
映射模式
映射模式1
映射模式2
映射模式3
像素数据模式。
MODE1 ， MODE0
25, 26
IN
MODE1
L
H
L
H
MODE0
L
L
H
H
模式
双链路（双输入/双输出）
双链路（单输入/双输出）
单链路（双入/单出）
单链路（单输入/单输出）
* 1 ： CONT ##的DATA引脚，用户可以作为类似RGB数据的数据使用。
2011祢电子公司
4/26
祢电子公司
THC63LVD1023B _Rev.3.0_E
引脚名称
ASYNC = L
ASYNC = H
针＃
TYPE
描述
使用这些多功能的依赖于设置
的MODE<1 ： 0>或异步。
ASYNC = H （ MODE<1 ： 0> =无关。 ）
H：交叉点开关启用。
L：交叉点开关关闭。
MODE2
（参见图5）
ASYNC = L
27
IN
MODE<1 ： 0> = HH （单输入/单输出模式）
H：分布函数实现。
L：分布函数禁用。
MODE<1 ： 0> = HL （单输入/双输出模式）
H： DDR（双倍边沿输入）功能使能。
L： DDR（双倍边沿输入）功能禁用。
输入端口切换功能启用时，
MODE<1 ： 0> = HL （单输入/双输出模式） 。
MODE3
23
IN
H或打开：交换机端口禁用。
L：端口交换机启用。
异步函数实现。
ASYNC
28
IN
H：异步模式使能（ MODE<1 ： 0> =禁用）
L：异步模式下禁用（ MODE<1 ： 0> =启用）
/ PDWN
30
IN
H：正常工作，
L：掉电（所有输出的Hi- Z）
PRBS （伪随机二进制序列）发生器
是活性为了评估眼图时
MODE<1 ： 0> = LL （双输入/双输出模式）或
ASYNC = H
H： PRBS发生器使能。
L：正常运行
版权所有
N / C
VCC
32
29, 33, 109
3, 13, 82, 93,
104, 113,
125, 137
4, 14, 83, 94,
105, 114,
126, 138
43, 49, 55,
61, 67
37, 42, 48,
54, 60, 66, 72
35, 74
34, 36, 73, 75
动力
IN
必须连接到GND 。
必须是开放的。
电源引脚的TTL输入和数字电路。
PRBS
*2
31
IN
GND
LVCC
LGND
PVCC
保护地
地
动力
地
动力
地
接地引脚为TTL输入和数字电路。
电源引脚用于LVDS输出。
接地引脚为LVDS输出。
电源引脚的PLL电路。
接地引脚的PLL电路。
*
2 ：设置PRBS引脚为高电平使能内部测试图形发生器。它产生的伪随机位序列
2
23
-1 。生成的PRBS被送入输入数据锁存器，格式为如数据的VGA视频，编码，序列化
进入TXOUT输出。这个功能通常被用于分析所述传输的信号的完整性
信道包括PCB迹线，连接器和电缆。
2011祢电子公司
5/26
祢电子公司
QQ：2880707522 复制
