【TDA7500数字AM / FM信号处理器产品预览有两张标准的软件灵活性24X24位DSP内核AM 】,IC型号TDA7500,TDA7500 PDF资料,TDA7500经销商,ic,电子元器件-51电子网

TDA7500

数字AM / FM信号处理器

产品预览

有两张标准的软件灵活性

24X24位DSP内核

AM / FM处理

音频处理以及声音PROC-

埃兴

硬件RDS过滤器，解调器

＆放大器;解码器

集成CODEC

IIC和SPI控制接口

SPI献给显示屏采用微型

6通道串行音频接口SAI

与采样率SPDIF接收器

变流器

外部存储器接口

双调试接口

片上PLL

5V兼容3V I / O接口

多功能通用I / O端口

框图

MUTE（静音）

TQFP100功率与弹头向下

描述

该TDA7500是集成电路implement-

荷兰国际集团的全数字化，集成化和先进的解决方案

化来进行信号处理的前

功率放大器和AM / FM调谐器的后面

或任何其他音频源。该芯片集成

2 43精神上无行为能力的DSP内核：一个立体声解码，

噪声消隐，弱信号处理和多

在模拟音频

AM- IF

电话，导航

AM / FM列弗。

AM / FM MPX

MPX RDS

Cref的供应

噪音

探测器

SIGGND REFOUT

输入多路复用器，

模拟电平调整

IIC

2通道模拟旁路

CODEC -REF

产量

模拟音量控制，

选择。

线路驱动器

信号/线路输出端口

调制器

微观主体

VDD GND

抽取

滤波器

抽取

滤波器

DAC -REF

电压

REF 。

编解码器

CTL REG 。

测试I / F

达控制（ 4 I / O的）

IIC / SPI

SPI

XTAL振荡器。，

PLL

分机。内存

接口

串行音频

接口

SPDIF

接口

MUX

GRP & BLK

RDS

同步。，错误解调。

滤波器

更正

交流

接口

过采样

滤波器

过采样

滤波器

过采样

滤波器

噪音

整形

噪音

整形

噪音

整形

X总线0

SC过滤器

X寄存器

内存512

寄存器Y

内存512

节目

拉姆5632

罗256

显示最多（ 4个I / O的）

频谱分析仪

CLK IN

音频总线同步。

8.55MHz

数据显示， CTL

8+3

128K （ 4M ）× 8

地址

（ 1 I / O）

音频总线6章。

挖。澳元。出

（ 2 I / O的）

CLKT ， WST ， CLKR ， WSR

挖。澳元。在

（ 2 I / O的）

CD输入

CDC输入

MD输入

RDS位/ BLK诠释。（ 1 I / O）

RDS

（ 4个I / O的）

X总线1

X寄存器

内存512

寄存器Y

内存512

节目

内存1024

罗256

奥菲斯DSP核心

其中包括12 GPIO s的

FM处理，

AM处理，

流量存储中，杜比，

语音合成器。等等...

调试，测试接口

1个立体声通道

采样率

变流器

奥菲斯DSP核心

其中包括12 GPIO s的

音频处理，

无害化处理

调试，测试接口

INT

RESET

VDD

GND

TEST

（ 3 I / O的）

SPI

纠错RDS块

或者：

RDS CLK ， DAT ， QUAL ， ARI

RDS

DSP1

DSP0

1999年9月

这是要发展就预见到了新产品的初步信息。详细信息如有变更，恕不另行通知。

1/14

TDA7500

路径检测和一个用于声音处理。一

I2C / SPI接口进行控制和实现

与主微连通。

一个单独的SPI可接口的显示

玩微。

DSP内核都集成了各自关联

ated数据和程序存储器。该peripher-

ALS和接口我

C， SPI ，串行音频接口

（ SAI ），锁相环振荡器，外部存储器接口，

（ EMI ），通用I / O寄存器（端口A ）和

在D / A寄存器连接到和受控

绝对最大额定值

符号

VDD

VCC

电源

模拟输入电压

AMB

英镑

数字输入电压

工作温度范围

储存温度

参数

数字

类似物

价值

4.6

-0.5至（VDD + 0.5）

-0.5到（ VCC + 0.5）

-40到85

-55到150

单位

°C

通过DSP0 ，而A / D寄存器， SPDIF

和通用I / O寄存器（端口B ）是

连接到与由DSP1的控制。调试

和测试接口都连接到两个DSP

内核。

的TDA7500应该被用在试剂盒用

的TDA7501或它们的任何其它设备

家庭。由于串行音频接口还

数字信号源可以被处理并直接

输出到数字总线也可用。

警告：操作达到或超过这些限制可能导致器件的永久性损坏。

正常运行，不能保证在这两个极端。

引脚连接

DBRQN0

VDD2

GND2

COVDD2

COGND1

COIN<0>

COIN<1>

COIN<2>

COIN<3>

COVDD1

S2DREF

VREF2

VREF1

VREF0

COUT<0>

COUT<1>

COUT<2>

COUT<3>

COUT<4>

COUT<5>

CGND0

CVDD0

CODEC2

CODEC1

CODEC0

100

DSP0 GPIO9

DSP0 GPIO11

DSP0 GPIO10

DSP1 GPIO9

DSP1 GPIO11

DSP1 GPIO10

DSP0 GPIO0

DSP0 GPIO1

DSP0 GPIO2

DSP0 GPIO3

DSP0 GPIO4

DSP0 GPIO5

DSP0 GPIO6

DSP0 GPIO7

DSP1 GPIO4

DSP1 GPIO3

DSP1 GPIO2

DSP1 GPIO1

DSP1 GPIO0

TESTEN

TESTSE

n重设

SCKM

MISOM

MOSIM

SSM

SCKD

MISOD

MOSID

SSD

AVDD

XTI

XTO

CLKIN

AGND

RDSINT

RDSARI_SCLK

RDSQAL_SO

RDSDAT_SI

RDSCLK_SS

INT

SRCCD

SRCMD

GND1

TEST

编解码器

调试DSP0

IIC / SPI主机

控制输入

调试DSP1

SPI显示

SAI

锁相环振荡器

RDS

EMI

SPDIF +采样速率转换器

DBCK0OS01

DBIN0OS00

DBOUT0

DBRQN1

DBCK1_OS11

DBIN1_OS10

DBOUT1

LRCKR

SCKR

LRCKT

SCKT

SDI0

SDI1 / SRA<21>

SDI2 / SRA<20>

SDO0 / SRA<19>

SDO1 / SRA<18>

SDO2 / SRA<17>

CASALE

DRD

DWR

SRA<16>

SRA<15>

SRA<14>

SRA<13>

CVDD2

SRCCDC

DSP1 GPIO5

DSP1 GPIO6

DSP1 GPIO7

DSP1 GPIO8

DSP0 GPIO8

CGND2

SRA<12>

SRA<11>

SRA<10>

SRA<9>

SRA<8>

SRA<7>

SRA<6>

SRA<5>

SRA<4>

SRA<3>

SRA<2>

SRA<0>

SRA<1>

DSRA<0>

DSRA<1>

DSRA<2>

DSRA<3>

DSRA<4>

DSRA<5>

DSRA<6>

DSRA<7>

CVDD1

CGND1

VDD1

2/14

TDA7500

引脚说明

N°

名字

GND1

VDD1

TESTEN

TYPE

描述

接地引脚专用于数字外围。

电源引脚专用于数字外围。

测试使能（输入）。当激活时，使芯片进入测试模式，

多路复用器的时钟XTI的所有触发器。当TEST_SE也

活性，扫描链移位使能。

扫描使能（输入）。当活跃TESTEN也活跃，

控制内部扫描链的移动。当活跃

TESTEN不活跃，将所有三态输出为高阻

模式

系统复位（输入）。低级别适用于NRESET输入

初始化IC 。

串行时钟线（输入/输出） / SPI位时钟（输入） /一般

通用I / O （输入/输出）。时钟线为我

C总线。施密特触发器

输入。如果SPI使能，表现为SPI位时钟。

（可选）可以用作I / O通过控制通用

DSP0.

串行数据线（输入/输出） / SPI主机输入从机输出

串行数据（输入/输出） /通用I / O（输入/输出）。

因为我的数据线

C总线。施密特触发器输入。如果SPI使能，

表现为当SPI主模式和串行串行数据输入

在SPI从模式数据输出时。任选地它可以被用作

通用I / O通过DSP0控制。

SPI主机输出从机输入串行数据（输入/输出） /一般

通用I / O （输入/输出）。串行数据输出在SPI时

主模式和当SPI从机模式的串行数据输入。

（可选）可以用作I / O通过控制通用

DSP0.

SPI从机选择（输入） /通用I / O（输入/输出）。如果SPI

启用时，表现为从机选择线SPI总线。它可选

可以用作通用I / O通过DSP0控制。

SPI位时钟（输入） /通用I / O（输入/输出）。 SPI位

时钟。施密特触发器输入。任选地它可以用作一般的

通用I / O通过DSP0控制。

SPI主机输入从机输出串行数据（输入/输出） /一般

通用I / O （输入/输出）。施密特触发器输入。表现为

当SPI主模式和串行数据串行数据输入

输出SPI从机模式时。任选地它可以被用作

通用I / O通过DSP0控制。

SPI主机输出从机输入串行数据（输入/输出） /一般

通用I / O （输入/输出）。串行数据输出在SPI时

主模式和当SPI从机模式的串行数据输入。

（可选）可以用作I / O通过控制通用

DSP0.

SPI从机选择（输入） /通用I / O（输入/输出）。

表现为从机选择线SPI总线。任选地它可以是

作为通用I / O通过DSP0控制。

时钟输入引脚（输入）。从外部数字音频源的时钟

同步内部PLL 。

音频源同步内部PLL 。

晶体振荡器输入（输入）。外部时钟输入或晶体

振荡器输入。

晶体振荡器输出（输出）。晶体振荡器的输出驱动器。

接地引脚专用于PLL

RDS位/块中断（输出） /通用I / O

（输入/输出）。提供了一个中断，微观主体。（可选）

它可以被用来作为I / O通过DSP1控制通用。

TESTSE

n重设

SCKM/DSP0_GPIO0

I / O

MISOM/DSP0_GPIO1

I / O

MOSIM/DSP0_GPIO2

I / O

SSM/DSP0_GPIO3

SCKD/DSP0_GPIO4

MISOD/DSP0_GPIO5

I / O

MISOD/DSP0_GPIO6

I / O

SSD/DSP0_GPIO7

CLKIN

AVDD

XTI

XTO

AGND

RDSINT/DSP1_GPIO4

3/14

TDA7500

引脚说明

（续）

N°

名字

RDSARI_SCK/DSP1_GPIO3

TYPE

描述

SPI位时钟（输入） / ARI指标（输出） /通用I / O

（输入/输出）。施密特触发器输入。如果SPI使能，

表现为SPI位时钟。可选它所提供的ARI指示

位。（可选）可以用作I / O通过控制通用

DSP1.

SPI从机输出串行数据（输出） / RDS位质量

（输出） /通用I / O（输入/输出）。如果SPI使能，

表现为串行数据输出。可选它提供了RDS

串行数据质量信息。任选地它可以用作一般的

通用I / O通过DSP1控制。

SPI从机输入串行数据（输入） / RDS位数据（输出） /一般

通用I / O （输入/输出）。如果SPI使能，表现为串行

数据输入。任选它所提供的RDS的串行数据流。

（可选）可以用作I / O通过控制通用

DSP1.

SPI片选（输入） / RDS位时钟（输出） /通用

I / O（输入/输出）。如果SPI使能，表现为片选线

SPI总线。可选它提供了1187.5Hz RDS位时钟。

（可选）可以用作I / O通过控制通用

DSP1.

外部中断信号线（输入）。当这条线为低电平时，

DSP可被中断。

接地引脚专用于数字内核的一部分。

电源引脚专用于数字内核的一部分。

SPDIF输入1 （输入）。立体声SPDIF输入连接数字

音源如CD 。

SPDIF输入2 （输入）。立体声SPDIF输入连接数字

音源如MD 。

I / O

DSP SRAM数据Lines<7> （输入/输出）。当SRAM模式

此引脚充当EMI数据线7 。

I / O

DSP SRAM数据Lines<6> （输入/输出）。当SRAM模式

此引脚充当EMI数据线6 。

I / O

DSP SRAM数据Lines<5> （输入/输出）。当SRAM模式

此引脚充当EMI数据线5条。

I / O

DSP SRAM数据Lines<4> （输入/输出）。当SRAM模式

此引脚充当EMI数据线4 。

I / O

DSP SRAM数据Line<3> （输入/输出） / DSP ，DRAM数据

Line<3> （输入/输出）。该引脚用作在两者的EMI数据线3

SRAM模式和DRAM模式。

I / O

DSP SRAM数据Line<2> （输入/输出） / DSP ，DRAM数据

Line<2> （输入/输出）。该引脚用作在两者的EMI数据线2

SRAM模式和DRAM模式。

I / O

DSP SRAM数据Line<1> （输入/输出） / DSP ，DRAM数据

Line<1> （输入/输出）。该引脚用作在两者的EMI数据的第1行

SRAM模式和DRAM模式。

I / O

DSP SRAM数据Line<0> （输入/输出） / DSP ，DRAM数据

Line<0> （输入/输出）。此引脚充当同时在EMI数据线0

SRAM模式和DRAM模式。

DSP的SRAM地址Line<0> （输出） / DSP DRAM地址

Line<0> （输出）。此引脚充当同时在EMI的地址线0

SRAM模式和DRAM模式。

DSP的SRAM地址Line<1> （输出） / DSP DRAM地址

Line<1> （输出）。此引脚充当同时在EMI地址线1

SRAM模式和DRAM模式。

RDSQAL_SO/DSP1_GPIO2

RDSDAT_SI/DSP1_GPIO1

RDSCLK_SS/DSP1_GPIO0

INT

CGND1

CVDD1

SCRCCD

SCRCMD

DSRA<7>

DSRA<6>

DSRA<5>

DSRA<4>

DSRA<3>

DSRA<2>

DSRA<1>

DSRA<0>

SRA<0>

SRA<1>

4/14

TDA7500

引脚说明

（续）

N°

名字

SRA<2>

TYPE

描述

DSP的SRAM地址Line<2> （输出） / DSP DRAM地址

Line<2> （输出）。此引脚充当同时在EMI的地址线2

SRAM模式和DRAM模式。

DSP的SRAM地址Line<3> （输出） / DSP DRAM地址

Line<3> （输出）。此引脚充当同时在EMI地址线3

SRAM模式和DRAM模式。

DSP的SRAM地址Line<4> （输出） / DSP DRAM地址

Line<4> （输出）。此引脚充当同时在EMI地址线4

SRAM模式和DRAM模式。

DSP的SRAM地址Line<5> （输出） / DSP DRAM地址

Line<5> （输出）。该引脚用作所述EMI地址线5在两

SRAM模式和DRAM模式。

DSP的SRAM地址Line<6> （输出） / DSP DRAM地址

Line<6> （输出）。此引脚充当同时在EMI地址线6

SRAM模式和DRAM模式。

DSP的SRAM地址Line<7> （输出） / DSP DRAM地址

Line<7> （输出）。此引脚充当同时在EMI地址线7

SRAM模式和DRAM模式。

DSP的SRAM地址Line<8> （输出） / DSP DRAM地址

Line<8> （输出）。此引脚充当同时在EMI地址线8

SRAM模式和DRAM模式。

DSP的SRAM地址Line<9> （输出） / DSP DRAM地址

Line<9> （输出）。此引脚充当同时在EMI地址线9

SRAM模式和DRAM模式。

DSP的SRAM地址Line<10> （输出） / DSP DRAM地址

Line<10> （输出）。此引脚充当同时在EMI地址线10

SRAM模式和DRAM模式。

DSP的SRAM地址Line<11> （输出） / DSP DRAM地址

Line<11> （输出）。此引脚充当同时在EMI地址线11

SRAM模式和DRAM模式。

DSP的SRAM地址Line<12> （输出） / DSP DRAM地址

Line<12> （输出）。此引脚充当同时在EMI地址线12

SRAM模式和DRAM模式。

接地引脚专用于数字内核的一部分。

电源引脚专用于数字内核的一部分。

DSP的SRAM地址Line<13> （输出） / DSP DRAM地址

Line<13> （输出）。此引脚充当EMI地址线13英寸两种

SRAM模式和DRAM模式。

DSP的SRAM地址Line<14> （输出） / DSP DRAM地址

Line<14> （输出）。此引脚充当同时在EMI地址线14

SRAM模式和DRAM模式。

DSP的SRAM地址Line<15> （输出） / DSP DRAM地址

Line<15> （输出）。此引脚充当同时在EMI地址线15

SRAM模式和DRAM模式。

DSP的SRAM地址Line<16> （输出） / DSP DRAM地址

Line<16> （输出） /通用I / O（输入/输出）。该引脚

作为在这两个模式SRAM和DRAM的EMI地址线16

模式。（可选）可以用作通用I / O控制的

通过DSP0 。

DSP SRAM写使能（输出） / DRAM的写使能（输出）。

该引脚用作写使能为EMI在DRAM和

SRAM模式。

DSP SRAM读使能（输出） / DRAM读使能（输出）。

该引脚用作读使能为EMI在DRAM和

SRAM模式。

SRA<3>

SRA<4>

SRA<5>

SRA<6>

SRA<7>

SRA<8>

SRA<9>

SRA<10>

SRA<11>

SRA<12>

CGND2

CVDD2

SRA<13>

SRA<14>

SRA<15>

SRA<16>/DSP0_GPIO8

DWR

DRD

5/14