TDA7448
4
I
2
C总线接口
从微处理器到TDA7448 ,反之亦然数据传输发生过2线我
2
C总线IN-
terface ,由两条线SDA和SCL的(上拉电阻到正电源电压必须连接) 。
4.1数据有效性
如图中所示。 8 , SDA线上的数据必须在时钟的高电平期间保持稳定。高,
数据线的低状态时, SCL线上的时钟信号为低电平才能改变。
4.2启动和停止条件
如图中所示。 9一个起始条件是高到SDA线,SCL为高电平的低过渡。停止
条件是低到SDA线高电平转换而SCL为高电平。
4.3字节格式
转SDA线上的每个字节必须包含8位。每个字节后面必须跟一个应答位。
MSB先传送。
4.4确认
主( μP)将一个电阻高电平SDA线在应答时钟脉冲(见图10 ) 。该
外围设备(音频处理器) ,承认有下拉( LOW ) SDA线在此时钟脉冲。
已处理的音频处理器,以产生的每一个接收一个应答信号
字节,否则SDA线保持为在第九个时钟脉冲的时间的高电平。在这种情况下,主
发射机可以以中止传送产生停止信息。
4.5传输无应答
避免检测确认音频处理器,该
P
可以用一个简单的传输方式:只需将其
等待一个时钟,而不检查从属确认,并发送新的数据。
当然,这种方法没有那么保护misworking 。
关于我图8.数据有效性
2
CBUS
SDA
SCL
数据线
稳定,数据
有效
变化
数据
允许
D99AU1031
我图9.时序图
2
CBUS
SCL
I
2
CBUS
SDA
D99AU1032
开始
停止
图10.确认在我
2
CBUS
SCL
1
2
3
7
8
9
SDA
最高位
开始
D99AU1033
承认
来自接收机
5/14