飞利浦半导体
初步speci fi cation
立体声1FS数据输入上采样滤波器与
连续的比特流双通道DAC ( BCC - DAC2 )
特点
简单的应用程序
16f
s
有限长脉冲响应( FIR)滤波器
过滤器结合
可选的系统时钟(F
SYS
) 256f
s
或384f
s
I
2
S-总线串行输入格式(在f
SYS
= 256f
s
)或LSB固定
16,18或20比特的串行输入模式(在f
SYS
= 384f
s
)
从机模式的时钟系统
装有2级的FIR级联4阶数字滤波器
过滤器,线性内插器和采样 - 保持
之前和之后的静音平滑过渡
(软静音)
数字去加重滤波器,用于三个采样率
32千赫, 44.1千赫,48千赫
12分贝通过衰减,衰减输入控制
双速模式
2阶噪声整形
96 (f
SYS
= 384f
s
)或128 (F
SYS
= 256f
s
)倍过采样
在正常速度模式
48 (f
SYS
= 384f
s
)或64 (F
SYS
= 256f
s
)倍过采样
双速模式
比特流连续校准的概念
小外形封装SO28
输出电压1.5 V( RMS )的线路驱动电平
低总谐波失真
无过零失真
本来单调
无需模拟滤波后
优异的信号 - 噪声比
宽动态范围(18位)
单电源轨( 3.4 5.5 V ) 。
概述
该TDA1305T是新一代过滤器DAC这
配位流和连续的唯一组合
校准技术。该转换器用作
订购信息
包
类型编号
名字
TDA1305T
SO28
描述
塑料小外形封装; 28线索;体宽7.5毫米
TDA1305T
比特流转换为低信号,而大信号
使用动态连续校准生成
技术,从而导致低功耗,小
芯片尺寸和易于应用。
该TDA1305T是双CMOS DAC,具有上采样
滤波器和噪声整形。高的组合
过采样高达16F
s
, 2阶噪声整形和
连续校准转换确保只有简单
一阶模滤波后需要。
该TDA1305T支持我
2
S- bus数据输入方式
高达20位的字长(在f
SYS
= 256f
s
)和LSB
16个字的长度,固定18串行数据输入格式
和20位(在f
SYS
= 384f
s
) 。四级联FIR滤波器
增加过采样率,以16倍。一
采样和保持功能,增加过采样率
到96倍(F
SYS
= 384f
s
)或128倍(六
SYS
= 256f
s
). A
2阶噪声整形器将其转换过采样数据
一个比特流中的5位的DAC 。
这些DAC是连续的校准类型,
加入一个特殊的日期打码。这确保了
非常高的信号 - 噪声比,优异的动态
范围和抗干扰处理变化和组件
老化。
两个板载运算放大器转换
数字 - 模拟电流到输出电压。外部
连接的电容器执行所需的一阶
滤波,以便没有进一步的后滤波是必须的。
比特流和持续的独特组合
校准技术,具有高度一起
模拟和数字积分,将导致一个单独的过滤器,数模转换器
与18位动态范围,高线性度和简单的低
低成本的应用。
VERSION
SOT136-1
1995年12月8日
2
飞利浦半导体
初步speci fi cation
立体声1FS数据输入上采样滤波器与
连续的比特流双通道DAC ( BCC - DAC2 )
快速参考数据
符号
V
DDD
V
DDA
V
DDO
I
DDD
I
DDA
I
DDO
V
FS ( RMS)
( THD + N) / S
参数
数字电源电压
模拟电源电压
运算放大器连接器
电源电压
数字电源电流
模拟电源电流
注1
注1
注1
V
DDD
= 5 V;
在代码00000H
V
DDA
= 5 V;
在代码00000H
条件
分钟。
3.4
3.4
3.4
1.425
at
60
dB的信号电平
at
60
dB的信号电平;
A计权
S / N
BR
ns
BR
ds
f
SYS
TC
FS
信号 - 噪声比在
双极性零
A计权;
在代码00000H
100
6.4
5.0
5.0
5.0
30
5.5
6.5
1.5
90
0.003
44
0.63
46
0.5
108
典型值。
TDA1305T
马克斯。
5.5
5.5
5.5
8
9
1.575
81
0.009
40
0.1
3.072
6.144
18.432
单位
V
V
V
mA
mA
mA
V
dB
%
dB
%
dB
%
dB
兆位
兆位
兆赫
经营扩增fi er电源V
DDO
= 5 V;
当前
在代码00000H
满量程输出电压
( RMS值)
总谐波失真
再加上噪声信号比
V
DDD
= V
DDA
= V
DDO
= 5 V
在0dB的信号电平
输入比特速率,在数据输入端F
s
= 48千赫;正常速度
输入比特速率,在数据输入端F
s
= 48千赫;双速
系统时钟频率
满量程温度
COEF网络cient在模拟
输出( VOL和VOR )
工作环境
温度
±100 ×
10
6
T
AMB
记
30
+85
°C
1.所有V
DD
和V
SS
引脚都必须连接到同一电源。
1995年12月8日
3
飞利浦半导体
初步speci fi cation
立体声1FS数据输入上采样滤波器与
连续的比特流双通道DAC ( BCC - DAC2 )
框图
TDA1305T
图1框图。
1995年12月8日
4
飞利浦半导体
初步speci fi cation
立体声1FS数据输入上采样滤波器与
连续的比特流双通道DAC ( BCC - DAC2 )
钉扎
符号
V
DDA
V
SSA
TEST1
针
1
2
3
描述
模拟电源电压
模拟地
测试输入;引脚应连接
接地(内部下拉
电阻器)
位时钟输入
单词选择输入
数据输入
时钟选择1输入
时钟选择2输入
数字地
数字电源电压
测试输入;引脚应连接
接地(内部下拉
电阻器)
系统时钟输入
未连接(该引脚应留
开路)
未连接(该引脚应留
开路)
数字地
系统时钟输出
去加重开/关; F
DEEM
32 kHz时,
44 kHz和48 kHz的
去加重开/关; F
DEEM
32 kHz时,
44 kHz和48 kHz的
静音输入(低电平有效)
倍速模式输入
(低电平有效)
12分贝输入衰减
(低电平有效)
左声道输出
电容为左声道1阶
滤波器的功能应连接
引脚22和23之间
电容右声道1阶
滤波器的功能应连接
引脚25和24之间
右声道输出
内部基准电压为输出
通道( 0.5V
DD
)
运算放大器连接器接地
运算放大器连接器的电源电压
5
TDA1305T
BCK
WS
数据
CLKS1
CLKS2
V
SSD
V
DDD
TEST2
4
5
6
7
8
9
10
11
SYSCLKI
北卡罗来纳州
北卡罗来纳州
V
SSD
SYSCLKO
DEEM1
DEEM2
MUSB
DSMB
ATSB
VOL
FILTCL
12
13
14
15
16
17
18
19
20
21
22
23
FILTCR
24
VOR
V
REF
V
SSO
V
DDO
1995年12月8日
25
26
27
28
图2引脚配置。