TC94A48FG
东芝CMOS数字集成电路硅单片
TC94A48FG
单芯片音频数字信号处理器
该TC94A48FG是一款单芯片音频数字信号
处理器，结合两个通道的AD转换器和
六个通道DA转换器。
它可以实现多种应用，包括声场
控制，诸如霍尔模拟，数字滤波器，如
均衡器，环绕立体声，基地提升等等。
特点
结合1位
Σ-
AD转换器（2通道） 。
THD + N ： -78分贝（典型值） ，S / N比（典型值） 92分贝
采用了多比特
Σ-
DA转换器（6通道）。
THD + N ： -88分贝（典型值） ，S / N比（典型值） 98分贝
数字输入/输出端口
四个输入端口（8通道）
四个输出端口（ 8通道）
DSP模块的规格如下：
数据总线
： 24位
乘法器/加法器
： 24位× 24位+ 51位
→
51位
累加器
： 51位（符号扩展： 4位）
程序ROM
： 3072字× 16位
程序RAM
： 1024字× 16位
XRAM
： 4096字× 24位
yram指定
：1024字× 24位
CROM
：1024字× 24位
单片机的接口可以串行模式，我的选择
2
C总线模式。
工作电源电压： 3.3 V （某些引脚接受5V）
CMOS硅结构支持高速。
该软件包是一个64引脚LQFP封装（ 0.5毫米间距）封装。
P-LQFP64-1010-0.50E
重量：0.4克（典型值）。
1
2005-09-28
TC94A48FG
框图
11.2896MHz(256fs)
LRCKO
/ MIACK
/ MIDIO
MCKO
GPO1
GPO0
BCKO
/ MICS
/ MICK
MIMD
GPI1
GPI0
MILP
PLLC
XO
XI
ＰＬＬ
定时
常规 -
perpose口
微控制器
接口
/ RST
BTMD
LRCKI0
LRCKI1
BCKI0
BCKI1
SDI0
SDI1
SDI2
SDI3
(8ch)
SDO0
ＳＯ
SDO1
SDO2
ＳＩ
(8ch)
16位指令
DSP
ΣΔ
ΣΔ
ＤＡＣ
１½½
ＤＡＣ
２½½
ＤＡＣ
３½½
VREF
ΣΔ
ΣΔ
ΣΔ
ＤＡＣ
４½½
ＤＡＣ
５½½
ＤＡＣ
６½½
SDO3
DAO1
DAO2
LIN
ＡＤＣ
Ｌ½½
ＭＡＦ(→4fs)
（ 4FS率
×6ch)
（ 4FS率
×2ch)
ΣΔ
DAO3
VRI
ADVL
ADVR
VREF
VREF
REG缓冲区
(64w
×21b)
（ 4FS率
×6ch)
MUX
（ 4FS率
×2ch)
DAO4
凛
ＡＤＣ
Ｒ½½
DAO5
DAO6
引脚布局
/ MIACK
/ MIDIO
MCKO
GNDP
BCKO
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
1
XO
2
VDDX
3
VDD1
4
DAO1
5
GND12
6
DAO2
7
VDD23
8
DAO3
9 10 11 12 13 14 15 16
GND56
GND3
GND4
DAO4
DAO5
VDD45
DAO6
VRI
VDDP
/ MICK
/ MICS
GPO0
GPO1
PLLC
MILP
GPI0
GPI1
GND
VDD
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
BTMD
MIMD
/ RST
VDD
GND
TEST1
TEST0
GNDL
LIN
ADVL
VDDA
ADVR
凛
GNDR
GNDX
XI
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
LRCKO
SDO0
SDO1
SDO2
SDO3
BCKI0
BCKI1
LRCKI0
LRCKI1
SDI0
SDI1
SDI2
SDI3
GND
VDD
VDD6
TC94A48FG
2
2005-09-28
TC94A48FG
针
号
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
符号
MCKO
GPO1
GPO0
GND
V
DD
GPI1
GPI0
/ MICS
/ MICK
/ MIDIO
/ MIACK
MILP
GNDP
PLLC
V
DDP
BTMD
I / O
O
O
O
－
－
I
I
I
I
功能
系统时钟输出引脚
它的叶子，如果是未使用时打开。
通用输出引脚1
它的叶子，如果是未使用时打开。
通用输出引脚0
它的叶子，如果是未使用时打开。
数字接地引脚
数字电源引脚
通用输入引脚1
它连接到GND或V
DD
时如果不使用该引脚引脚。
通用输入引脚0
它连接到GND或V
DD
时如果不使用该引脚引脚。
微控制器接口：片选信号输入引脚
微控制器接口：时钟输入引脚
施密特输入
5V容限
施密特输入
5V容限
施密特输入
5V容限
施密特输入
5V容限
施密特输入/漏极开路
输出， 5V宽容
漏极开路输出
5V容限
施密特输入
5V容限
备注
推挽输出
漏极开路输出
5V容限
漏极开路输出
5V容限
I / O接口的微控制器：数据输入/输出引脚
O
I
－
I
－
I
微控制器接口：应答信号输出引脚
微控制器接口：锁存脉冲输入引脚
接地引脚PLL
电荷泵的PLL
电源引脚PLL
引导模式设置引脚
施密特输入
它被设置为“L”时，如果软件规范并不表示可承受5V
因为没有尊重每个程序光盘。
微控制器接口：模式选择输入引脚
复位输入管脚
数字电源引脚
数字接地引脚
测试设置引脚1
通常它连接到GND引脚。
测试设置引脚0
通常它连接到GND引脚。
接地引脚ADC-左声道
ADC-左声道信号输入引脚
参考电压引脚ADC-左声道
模拟电源引脚ADC
参考电压引脚ADC-右声道
ADC-右声道信号输入端子
接地引脚ADC-右声道
接地引脚的振荡器电路
晶体振荡器连接或时钟输入引脚
5V不耐
施密特输入
5V不耐
施密特输入
5V不耐
施密特输入
5V容限
施密特输入
5V容限
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
MIMD
/ RST
V
DD
GND
TEST1
TEST0
GNDL
LIN
AVDL
V
DDA
ADVR
凛
GNDR
GNDX
XI
I
I
－
－
I
I
－
I
I
－
I
I
－
－
I
注1 ：即使在设备电源关闭时可承受5V引脚都施加电压。
4
2005-09-28
TC94A48FG
操作描述
1.计时系统
该TC94A48FG使用脉冲从Ⅺ- XO引脚作为参考时钟。该系统被划分为块
直接或通过将它的频率，并阻止其在一个时钟PLL的操作使用的参考时钟
基于该晶体谐振时钟。模拟和微控制器接口模块上运行
晶体谐振时钟，而DSP模块的PLL生成的时钟运行。
水晶
PLL
分
时钟DSP
PLL生成
输入 -
256fs
分频器
时钟模拟模块（ 256fs ）
时钟模拟模块（ 256fs或512fs ）
时序输出引脚
（ LRCKO ， BCKO ， MCKO ）
水晶精度
图1计时系统
该系统可以从晶体分钟，并提供三种类型的时钟从输出管脚。
MCKO时钟
Xi
fs256
Xo
½xi
= 11.2896MHz
(44.1kHz×256)
LRCKO ， BCKO时钟
ADC ， DAC
×1/2 ½ ×1/512
LRCKO
fs128½fs0.5
MCKO
BCKO
MAF ，
ΣΔ
音频I / F
MCU I / F
×1/M
REFCK
VARCK
相
比较。
VCO
×1/Ｊ
DSP
×1/Ｎ
PLL
时钟产生电路如图2框图
5
2005-09-28
QQ：2881677436 复制
