TC74HC40102,40103AP/AF
东芝CMOS数字集成电路
硅单片
TC74HC40102AP,TC74HC40102AF
TC74HC40103AP,TC74HC40103AF
TC74HC40102AP/AF
TC74HC40103AP/AF
双BCD可编程计数器下来
8位二进制可编程计数器下来
TC74HC40102AP , TC74HC40103AP
该TC74HC40102A和TC74HC40103A是高速
CMOS可编程减计数器与制造
硅栅C2MOS技术。
它们实现类似于等效的高速操作
输入通道,同时保持CMOS低功耗。
输出端子(
CO / ZD
)变为低电平有效状态时
递减计数达到零为止。由于TC74HC40102A是
设计为BCD计数器,编程多达99数是
可能。该TC74HC40103A ,其8位二进制结构,
可以被设置为提供多达255个计数。
两款器件均禁止时钟(
CI / CE
) ,异步预置
控制(
APE ) ,同步预置(
SPE
)和Clear控制
(
CLR
)输入用于将计数器设置为所述最大计数
模式。
所有的输入都配备了防静电保护电路
解除或瞬态过电压。
TC74HC40102AF , TC74HC40103AF
特点
高速:F
最大
40 MHz(典型值)在V
CC
= 5 V
低功耗:我
CC
= 4
μ
A(最大值)在TA = 25℃
高抗干扰性: V
美国国立卫生研究院
= V
NIL
= 28% V
CC
(分钟)
输出驱动能力: 10输入通道负载
对称的输出阻抗: | I
OH
| = I
OL
= 4 MA( MIN )
平衡传输延迟:吨
PLH
t
PHL
宽工作电压范围: V
CC
(OPR )= 2到6伏
引脚和功能与40102B , 40103B兼容
重量
DIP16-P-300-2.54A
SOP16-P-300-1.27A
:1.00克(典型值)。
0.18克(典型值)。
引脚分配
1
2007-10-01
TC74HC40102,40103AP/AF
IEC逻辑符号
TC74HC40102A
TC74HC40103A
真值表
控制输入
CLR
H
H
H
H
L
APE
H
H
H
L
X
SPE
H
H
L
X
X
CI / CE
H
L
X
X
X
模式
禁止计数
常规COUNT
同步预设
功能说明
伯爵被禁止,无论其他输入。
唐氏指望CK的上升沿
输入数据在CK的上升沿预置
异步预置输入数据异步预置为CK
明确
计数器设置为最大数。
X :无关
最大计数: TC74HC40102A “99” , TC74HC40103A “255”
2
2007-10-01
TC74HC40102,40103AP/AF
逻辑图
输入
CLR
H
L
L
L
L
L
APE
X
H
H
L
L
L
SPE
X
H
H
H
H
L
J
X
H
L
H
L
X
TE
X
H
H
X
X
L
CK
X
X
X
产量
Q
L
H
L
H
L
Qn
Qn
X
Qn
L
L
L
L
L
L
X
X
L
H
功能说明
该TC74HC40102A和TC74HC40103A 8级可预置同步递减计数器。
执行/零检测(
CO / ZD
)是处在“L ”电平为1位的周期时的读出为“0”的输出。
该TC74HC40102A采用二进制编码的十进制表示法,构成设置为99的计数可能。而
TC74HC40103A采用8位二进制计数器,可以设置多达255个计数。
计数操作
在控制输入为“H”电平
CLR
,
SPE
和
APE时,计数器进行递减计数操作1
通过逐个脉冲的给CK的输入上升。计数操作可通过设置进位输入/时钟被禁止
启用(
CI / CE
)为“H ”电平。
CO / ZD
是处在“L ”电平输出时,读出为“0” ,但不输出,即使读出的变
“0”时
CI / CE
是处在“H ”电平,从而保持为“H”电平。
同步级联的操作,可以进行通过使用
CI / CE
输入
CO / ZD
输出。
计数跳转到最大数( 99为TC74HC40102A和255的TC74HC40103A )如果内容
时钟时给出读出的是“0”。因此, 100分频操作,而256频率
师正在开展对TC74HC40102A和TC74HC40103A时,分别时钟输入单是
不用各种预置动作。
5
2007-10-01