TC59LM818DMB-33,-40
暂定
东芝MOS数字集成电路硅单片
288Mbits网络FCRAM2
4,194,304-WORDS
×
4银行
×
18-BITS
描述
网络FCRAM
TM
是双倍数据速率快速循环随机存取存储器。 TC59LM818DMB是网络
FCRAM
TM
含301989888存储器单元。 TC59LM818DMB组织为4,194,304字
×
4银行
×
18
位。 TC59LM818DMB功能参考时钟边沿使所有操作都完全同步操作
在时钟输入使高性能和简单的用户界面共存的同步。
TC59LM818DMB可以与普通DDR SDRAM相比，操作速度快的核心循环。
TC59LM818DMB适用于网络，服务器和其他应用大内存密度和低
功耗是必需的。输出驱动器，用于网络FCRAM
TM
能够高质量快速数据
在轻负载条件转移。
特点
参数
-33
CL
=
4
t
CK
t
RC
t
RAC
时钟周期时间（min）
CL
=
5
CL
=
6
随机读/写周期时间（分钟）
随机访问时间（最大）
4.5纳秒
3.75纳秒
3.33纳秒
22.5纳秒
22.5纳秒
235毫安
65毫安
15毫安
TC59LM818DMB
-40
5.0纳秒
4.5纳秒
4.0纳秒
25纳秒
25纳秒
210毫安
60毫安
15毫安
I
DD1S
工作电流（单一银行） （最大值）
l
DD2P
掉电电流（最大值）
l
DD6
自刷新电流（最大值）
完全同步操作
双倍数据速率（ DDR ）
数据输入/输出与DS / QS的两个边缘同步。
差分时钟（CLK和
CLK
）输入
CS
， FN和所有地址输入信号进行采样，在CLK的上升沿。
输出数据（ DQS和QS ）对齐CLK的口岸和
CLK
.
3.33 ns的快速最小时钟周期时间
时钟： 300 MHz的最高
数据： 600 Mbps的/针最大
四路独立的银行操作
快速周期和短延迟
可选的数据选通
分布式自动刷新周期3.9
s
自刷新
掉电模式
变量写入长度控制
写入延迟
=
CAS
Latency-1
可编程
CAS
延迟和突发长度
CAS
潜伏期
=
4, 5, 6
突发长度
=
2, 4
组织： 4,194,304字
×
4银行
×
18位
电源电压V
DD
:
2.5 V
±
0.125V
V
DDQ
: 1.4 V ~ 1.9 V
低电压CMOS I / O覆盖SSTL_18 （半强度驱动程序）和HSTL
包装：
60Ball BGA ， 1毫米
×
1毫米球间距（P - BGA60-0917-1.00AZ ）
注意： FCRAM是富士通公司，日本的商标。
1.4版
2005-10-19
1/57
TC59LM818DMB-33,-40
框图
CLK
CLK
PD
DLL
时钟
卜FF器
到的每个块
CS
FN
命令
解码器
控制
信号
发电机
银行＃ 3
银行＃ 2
银行＃ 1
银行＃ 0
数据
控制和锁存
电路
行解码器
模式
注册
A0~A14
地址
卜FF器
高地址
LATCH
低地址
LATCH
内存
电池阵列
BA0 ， BA1
列解码器
刷新
计数器
BURST
计数器
写地址
锁存器/
地址
比较
读
数据
卜FF器
写
数据
卜FF器
DS
QS
DQ BUFFER
DQ0~DQ17
注： TC59LM818DMB配置是4银行32768
×
128
×
18单元阵列与DQ引脚编号DQ0 DQ17的。
1.4版
2005-10-19
3/57
TC59LM818DMB-33,-40
绝对最大额定值
符号
V
DD
V
DDQ
V
IN
V
OUT
V
REF
T
OPR
T
英镑
T
SOLDER
P
D
I
OUT
参数
电源电压
电源电压（ DQ缓冲）
输入电压
输出和DQ引脚上的电压
输入参考电压
工作温度（外壳）
储存温度
焊接温度（ 10秒）
功耗
短路输出电流
等级
0.3~
3.3
0.3~V
DD
+
0.3
0.3~V
DD
+
0.3
0.3~V
DDQ
+
0.3
0.3~V
DD
+
0.3
0~85
55~150
260
2
±50
单位
V
V
V
V
V
°C
°C
°C
W
mA
笔记
注意： “绝对最大额定值”的限制条件外，可能会对设备造成永久性损坏。
该设备是不是意味着在这个操作部分中描述的限制以外的条件下操作
特定连接的阳离子。
置身于“绝对最大额定值”长时间条件下可能影响器件的可靠性。
建议的直流，交流工作条件
（注： 1 ） （T
例
=
0°C ~ 85°C)
符号
V
DD
V
DDQ
V
REF
V
IH
（DC）的
V
IL
（DC）的
V
ICK
（DC）的
V
ID
（DC）的
V
IH
（AC）的
V
IL
（AC）的
V
ID
（AC）的
V
X
（AC）的
V
ISO
（AC）的
参数
电源电压
电源电压（ DQ缓冲）
参考电压
输入直流电压高
输入直流低电压
差分时钟输入直流电压
差分输入电压。
CLK和
CLK
输入（ DC）的
AC输入电压高
AC输入电压低
差的输入电压。
CLK和
CLK
输入（ AC）的
差分交流输入交叉点电压
差分时钟AC中层
民
2.375
1.4
V
DDQ
/2
×
95%
V
REF
+
0.125
0.1
0.1
0.4
V
REF
+
0.2
0.1
0.55
V
DDQ
/2
0.125
V
DDQ
/2
0.125
典型值。
2.5
V
DDQ
/2
最大
2.625
1.9
V
DDQ
/2
×
105%
V
DDQ
+
0.2
V
REF
0.125
V
DDQ
+
0.1
V
DDQ
+
0.2
V
DDQ
+
0.2
V
REF
0.2
V
DDQ
+
0.2
V
DDQ
/2
+
0.125
V
DDQ
/2
+
0.125
单位
V
V
V
V
V
V
V
V
V
V
V
V
2
5
5
10
7, 10
3, 6
4, 6
7, 10
8, 10
9, 10
笔记
1.4版
2005-10-19
4/57
TC59LM818DMB-33,-40
注意事项：
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
(9)
(10)
参考V所有电压
SS
, V
SSQ
.
V
REF
预计跟踪变化为V
DDQ
发送设备的DC电平。
峰到峰的V AC噪音
REF
不得超过
±2%
V
REF
（直流） 。
过冲限制： V
IH （最大）
=
V
DDQ
+
0.7伏的脉冲宽度
≤
5纳秒。
冲限制： V
白细胞介素（分钟）
= 0.7
V与一个脉冲宽度
≤
5纳秒。
V
IH
（直流）和V
IL
（ DC ）的水平，以保持目前的逻辑状态。
V
IH
交流（AC）和V
IL
交流（AC）的水平改变到新的逻辑状态。
V
ID
是CLK输入级的差分电压和
CLK
输入电平。
V的值
X
交流（AC）预计相当于V
DDQ
发送设备的/ 2 。
V
ISO
方法{V
ICK
（CLK）
+
V
ICK
(
CLK
)} /2
请参考下图。
CLK
V
x
CLK
V
x
V
ICK
V
x
V
x
V
ICK
V
x
V
ICK
V
ID
（AC）的
V
ICK
V
SS
|V
ID
交流（AC） |
0 V差分
V
ISO
V
ISO
（分钟）
V
SS
V
ISO
（最大）
(11)
在外部终端的情况下， VTT （终止电压）应该消失在V的范围内
REF
（DC）的
±
0.04 V.
电容
(V
DD
=
2.5V, V
DDQ
=
1.8 V，F
=
1 MHz时，TA
=
25°C)
符号
C
IN
C
INC。
C
I / O
C
NC
输入引脚电容
时钟引脚（ CLK，
CLK
）电容
DQ ，DS， QS的电容
NC引脚电容
参数
民
1.5
1.5
2.5
最大
3.0
3.0
3.5
1.5
DELTA
0.25
0.25
0.5
单位
pF
pF
pF
pF
注：这些参数周期性采样，而不是100 ％测试。
1.4版
2005-10-19
5/57
QQ：2881677436 复制
