TB2104F
东芝双CMOS集成电路硅单片
TB2104F
VFD驱动器
该TB2104F是VFD (荧光显示管)驱动IC
由双CMOS工艺实现。
所述逻辑部分被配置为与CMOS晶体管,并且
高电压耐受输出驱动器部分被配置成与
双极型晶体管。
特点
·
·
·
·
·
包括一个移位寄存器,锁存器和驱动器能够
处理20位数据。
输出驱动器带有一个有源下拉,所以它可以
函数作为VFD的网格,阳极驱动器。
三个串行数据线用于输入显示数据。
数据接收器部分还可以接受通用
串行数据和T -BUS (东芝半导体总线) 。
重量: 0.7克(典型值)。
在串行数据模式下,多个驱动器可级联扩展的处理能力在20位增量。
引脚连接
框图
1
2002-10-30
TB2104F
引脚功能
针
号
1
符号
AD1
地址
设定输入
会使系统
选择/地址设置输入
当
使用串行模式,不断AD1和AD2 “开放” 。
In
比“开放”其它设置,就成了T- BUS模式
和地址多达8种可设定。
引脚名称
功能和操作
备注
30
AD2
3
28
29
LS
CLK
DIN
选通输入
时钟输入
数据输入
●串行
数据输入端
·输入
通过DIN终端显示的数据
与CLK输入的上升同步。
·显示
数据被更新的输入时, “ H”电平到
在完成数据输入后, LS端。
In
T- BUS模式, LS终端成为“期”的输入。
·灯
测试输入端和数据输出端
In
串行模式( AD1 = AD2 =开) ,该终端作为
串行数据输出端,使级联
驱动器IC的连接。
In
T- BUS模式,该终端作为试灯
输入,并且能够使用所有的驱动器输出( HVO -1 -
20)在“ H”电平被输入“H”电平信号。
中
在T- BUS模式的正常运行,使用该
终端通过固定在“L”电平。
◇驱动程序
关(消隐)输入端子
All
驱动器输出被固定在“L”电平“L”时
电平信号被输入。
当
“ H”电平信号被输入时,它变为正常
模式。
CMOS
输入
2
CG / DO
LAMP TEST
输入
数据输出
CMOS
输入/
CMOS
产量
建于
下拉
电阻器
20k
CMOS
输入
建于
引体向上
电阻器
20k
4
C
L
清除输入
5
26
27
V
DD
V
DR
GND
逻辑单元
电源
驱动单元
电源
地
·高张力
驱动器输出端
●等效
电路
“权力
电源和GND端子
—
25
24
23
8
7
6
HVO-1
HVO-2
HVO-3
HVO-18
HVO-19
HVO-20
驱动器输出
—
2
2002-10-30
TB2104F
操作说明
1.串行数据接收器电路
·
该串行数据接收器电路可切换在串行模式或通过T -BUS模式操作
切换, AD1 / AD2端子。
·
在T型总线模式中, AD1 / AD2端子成为芯片选择代码的输入和有可能对
连接多达8个驱动器在同一总线。
在串行数据模式1)输入数据格式( AD1 = AD2 =“打开” )
·
·
数据显示,当20位数据从MSB侧( HVO - 20 )的输入被更新,同步
与CLK信号和LS输入的上升被设定数据输入后,以“ H”电平。
当越来越多的驱动器IC ,通过级联连接如下图所示连接它们:
在T- BUS模式2.输入数据格式
3
2002-10-30
TB2104F
·
在T型总线模式,启动与终端的LS (周期)设定为“ L”电平的数据传输。
此后,发送地址数据8位,显示数据20位,和芯片选择码的4个比特,具有上升同步
的CLK信号。
在发送数据后,重新设定的LS端子为“L”电平,并终止数据发送。
在驱动IC芯片时,选择代码与AD1 / AD2片选码一致,显示数据的更新
秋天LS信号。
当增加的驱动器IC ,所以可以连接多达8集成电路在同一总线上,结合
AD1 / AD2 。
在TB2104F的T- BUS地址是“ D4H ” 。
当数据正在使用的T- BUS地址“00H”传送中,数据可以被输入到所有的驱动器IC
总线线路的独立芯片选择代码( “0H” “ 7H ”)。 (该功能可用于上电复位)。
·
·
·
·
·
3. AD1 / AD2输入和芯片选择码
AD1 / AD2输入是3值电平输入和编码9种( 3×3)进行设置。
AD1
V
IH
V
IM
V
IL
V
IH
V
IM
V
IL
V
IH
V
IM
V
IL
V
IL
V
IM
V
IH
AD2
A
1
0
1
0
—
1
0
1
0
B
1
1
0
0
—
1
1
0
0
C
1
1
1
1
—
0
0
0
0
片选码
“7H”
“6H”
“5H”
“4H”
—
“3H”
“2H”
“1H”
“0H”
T- BUS
串行
T- BUS
模式
在T- BUS模式芯片选择的代码扩展驱动器IC的4例
4
2002-10-30
TB2104F
5, T- BUS模式时序图
·
·
·
f
CLK
≤
500kHz
t
1
≥
为0.2μs ,T
2
≥
0.2s
t
3
≥
是1.0μs ,T
4
≥
1.0s
使用注意事项
·
在电源接通后,同时因此,多个驱动器的输出有可能变成“H”电平
ON 。
(在这种情况下,使用该集成电路的设备的允许功率耗散可以可能被超过,破坏
该装置)。
·
为了避免这种情况,在保持清零端(℃
L
)在“L”电平,上升电源用于逻辑
单位(V
DD
)然后,对于该司机(Ⅴ
DR
),复位的数据锁存器( “ L”电平)通过串行的所有内容
数据,并且初始化驱动器输出。
5
2002-10-30