TAS5015
SLES017 - 2001年9月
真正的数字音频放大器
TAS5015数字音频PWM处理器
特点
D
TAS5015和分立后端TDAA
D
D
D
D
D
D
D
D
D
D
系统 - 高品质数字音频
放大器阳离子
112 dB的动态范围（ TAS5015器件）
THD + N < 0.01 ％
电源效率为90 ％，为8 Ω负载
16,20 ，或24位输入数据
44.1千赫， 48千赫， 88.2千赫， 96千赫， 176.4千赫，
192 - kHz的采样率
经济型48引脚TQFP封装
外部PLL
3.3 V电源
MUTE（静音）
杂音降低（专利申请中）
描述
真正的数字音频放大器（ TDAA ）是一种新的
范式的数字音频。一TDAA系统由
该TAS5015 PCM -PWM调制器再加上一个
离散的后端TDAA功率输出。该系统
接受一个串行PCM数字音频流，并将其转换
它以一个3.3 V PWM音频流（ TAS5015 ） 。该
离散的后端TDAA则提供了一个大信号
PWM输出。这个数字PWM信号，然后
解调时，提供功率输出，用于驱动
扬声器。这项专利技术提供
低成本，高品质，高效率的数字音频
适用于用于开发了许多声频系统
数字化时代。该TAS5015是一个创新，
具有成本效益的，
高性能
24-bit
立体声
基于Equibit科技PCM- PWM调制器。
该TAS5015有各种各样的串行输入选项
包括右对齐（ 16 ， 20或24位） ， IIS （ 16 ， 20 ，
或24位） ，左对齐（16位） ，或DSP （16位）的数据
格式。它是与AES标准完全兼容
采样率（FS ）的44.1千赫， 48千赫， 88.2千赫， 96
千赫， 176.4 kHz和192 kHz的。该TAS5015还
提供一个去加重功能为44.1千赫和
48 - kHz的采样率。
应用
D
高性能数字放大为：
- 集成放大器
- AV接收器
汽车音响
DIGITAL AUDIO
DIGITAL AUDIO
处理器
DSP
S / PDIF
1394
左
TAS5015
右
分离
后端
分离
后端
L-C
滤波器
L-C
滤波器
卷
EQ
的DRc
低音
三重
串行音频输入端口
外部PLL
Equibit调制器
高达192 kHz的采样
H桥
改进的性能
从TAS5100
功率器件
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
Equibit是托卡塔技术的接入点，丹麦的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2001年，德州仪器
www.ti.com
1
TAS5015
SLES017 - 2001年9月
端子分配
48引脚TQFP封装
（ TOP VIEW ）
48 47 46 45 44 43 42 41 40 39 38 37
AVDD1
AVSS1
NC
NC
AVSS1
DEM_EN
DEM_SEL
FTEST
STEST
DBSPD
MUTE（静音）
DVSS3_L
MCLK_IN
AVDD2
NC
NC
AVSS2
HFCLK
RESET
PDN
VALID_R
M的
NC
DVDD1
1
2
3
4
5
6
7
8
9
10
11
12
13 14 15 16 17 18 19 20 21 22 23 24
36
35
34
33
32
31
30
29
28
27
26
25
DVDD3_L
PWM_AP_L
PWM_AM_L
PWM_BM_L
PWM_BP_L
DVDD2
DVSS2
PWM_AP_R
PWM_AM_R
PWM_BM_R
PWM_BP_R
DVDD3_R
NC - 无内部连接
参考文献：
D
真正的数字音频放大器TAS5100 PWM功率输出级
- 德州仪器发布SLLS419
D
设计考虑TAS5000 / TAS5110真正的数字音频功率放大器
- 德州仪器
出版SLAA117
D
数字音频测量
- 德州仪器发布SLAA114
D
使用PowerPad 热增强型封装
- 德州仪器发布SLMA002
使用PowerPad是德州仪器的商标。
2
DVSS1
DVDD1
DVSS1
MCLK_OUT
SCLK
LRCLK
SDIN
MOD2
MOD1
MOD0
VALID_L
DVSS3_R
www.ti.com
TAS5015
SLES017 - 2001年9月
终端功能
终奌站
名字
AVDD1
AVDD2
AVSS1
AVSS2
DBSPD
DEM_EN
DEM_SEL
DVDD1
DVDD2
DVDD3_L
DVDD3_R
DVSS1
DVSS2
DVSS3_L
DVSS3_R
FTEST
HFCLK
LRCLK
MCLK_IN
MCLK_OUT
MOD0
MOD1
MOD2
M的
MUTE（静音）
NC
PDN
PWM_AM_L
PWM_AM_R
PWM_AP_L
PWM_AP_R
PWM_BM_L
PWM_BM_R
PWM_BP_L
PWM_BP_R
RESET
SCLK
SDIN
STEST
VALID_L
VALID_R
号
48
2
44, 47
5
39
43
42
12, 14
31
36
25
13, 15
30
37
24
41
6
18
1
16
22
21
20
10
38
3, 4, 11, 45,
46
8
34
28
35
29
33
27
32
26
7
17
19
40
23
9
I
O
O
O
O
O
O
O
O
I
I / O
I
I
O
O
I / O
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I / O
I
O
I
I
I
I
I
模拟电源
模拟电源
模拟地
模拟地
表示采样速率是双倍的速度（ 88.2千赫或96千赫），活性高
去加重启用，高电平有效
去加重选择（ 0 = 44.1千赫， 1 = 48千赫）
数字电源电压逻辑
数字电源的PWM时钟恢复
数字电源的PWM输出（左）
数字电源的PWM输出（右）
对于Logic数字地面
为PWM时钟恢复数字地
为PWM输出数字地面（左）
为PWM输出数字地面（右）
绑DVSS1正常运行
外部PLL时钟输入
左/右时钟（输入时M_S = 0;输出时M_S = 1）
MCLK输入
缓冲系统时钟输出，如果M_S = 1;否则设置为0
串行接口选择引脚，位0
串行接口选择引脚，第1位
串行接口选择引脚， 2位（ MSB ）
主站/从站，主站= 1 ，从机= 0
静音信号= 0，正常模式= 1
无连接
掉电，低电平有效
PWM输出左A（差分 - ）
PWM输出右A（差分 - ）
PWM输出左A（差动+ ）
PWM输出右A（差动+ ）
PWM输出左B（差分 - ）
PWM输出权B（差分 - ）
PWM输出左B（差+ ）
PWM输出权B（差+ ）
RESET （低电平有效）
移位时钟（输入时M_S = 0时，输出时M_S = 1）
立体声串行音频数据输入
绑DVSS1正常运行
PWM左输出有效（高电平有效）
PWM输出正确有效（高电平有效）
描述
4
www.ti.com
TAS5015
SLES017 - 2001年9月
功能说明
串行音频端口
串行音频接口由一个移位时钟（ SCLK引脚） ，左/右帧同步时钟（ LRCLK引脚） ，
和一个数据输入端（ SDIN引脚） 。串行音频接口支持标准的串行PCM格式（FS = 44.1千赫， 48千赫，
88.2千赫， 96千赫， 176.4千赫， 192千赫立体声） 。见
串行接口格式
部分。
系统时钟主模式和从模式
该TAS5015允许多个系统时钟方案。主控模式意味着该TAS5015提供
系统时钟的系统（ M_S = 1）的其它部分。频率128 Fs的MCLK_OUT音响系统时钟
（四速） ， 64 Fs的SCLK和FS LRCLK距离，当它被配置在主模式下，该器件的输出。
从模式表示系统主比TAS5015等提供系统时钟（ LRCLK ， SCLK ，
和MCLK_IN ）到TAS5015 （ M_S = 0）。该TAS5015与操作LRCLK和SCLK同步
MCLK 。该TAS5015不需要LRCLK和MCLK之间的任何特定的相位关系，但有
必须是同步的。在从机模式， MCLK_OUT被拉低。表1给出了所有可能的主
从模式。
采样频率
正常的采样频率是11.2896兆赫（ FS = 44.1千赫）或12.288兆赫（ FS = 48千赫） 。两倍
正常的采样频率可以通过使用DBSPD销允许Fs的的用途来选择= 88.2 kHz或
FS = 96千赫。在双倍速从动模式（ DBSPD = 1， M_S = 0）时，外部时钟输入可以是
22.5796兆赫（ FS = 88.2千赫）或24.576兆赫（ FS = 96千赫） 。表1说明了正确的时钟选择。
表1.外部时钟和外部PLL功能
描述
外部PLL ，硕士，正常
速度（见注1和2 ）
外部PLL ，硕士，正常
速度（见注1和2 ）
外部PLL ，硕士，双
速度（见注1和2 ）
外部PLL ，硕士，双
速度（见注1和2 ）
外部PLL ，硕士，四速
（见注1和2 ）
外部PLL ，硕士，四速
（见注1和2 ）
外部PLL ，奴隶，正常的S EED
速度
（见注3 ，图4和5）
外部PLL ，奴隶，正常的S EED
速度
（见注3 ，图4和5）
注：1 。
2.
3.
4.
5.
M的
1
1
1
1
1
1
0
0
DBSPD
0
0
1
1
0
0
0
0
DEM_EN
0
1
1
0
0
0
0
0
0
1
1
0
DEM_SEL
0
0
1
0
0
0
1
1
0
0
1
0
12.288
12 288
98.304
98 304
3.072
3 072
48
12.288
12 288
11 2896
11.2896
90 3168
90.3168
2 8224
2.8224
44 1
44.1
11 2896
11.2896
–
–
–
–
–
98.304
98 304
90.3168
98.304
90.3168
98.304
3.072
3 072
5.6448
6.144
11.2896
12.288
48
88.2
96
176.4
192
12.288
12 288
22.5792
24.576
22.5792
24.576
–
90 3168
90.3168
2 8224
2.8224
44 1
44.1
11 2896
11.2896
MCLK_IN
（兆赫）
HFCLK
（兆赫）
SCLK
（兆赫）
LRCLK
（千赫）
MCLK_OUT
（兆赫）
SCLK和LRCLK为输出
MCLK_IN绑低
外部MCLK连接到MCLK_IN输入
SCLK和LRCLK为输入
MCLK_OUT是外部MCLK输入缓冲版本
www.ti.com
5
TAS5015
SLES017 - 2001年9月
真正的数字音频放大器
TAS5015数字音频PWM处理器
特点
D
TAS5015和分立后端TDAA
D
D
D
D
D
D
D
D
D
D
系统 - 高品质数字音频
放大器阳离子
112 dB的动态范围（ TAS5015器件）
THD + N < 0.01 ％
电源效率为90 ％，为8 Ω负载
16,20 ，或24位输入数据
44.1千赫， 48千赫， 88.2千赫， 96千赫， 176.4千赫，
192 - kHz的采样率
经济型48引脚TQFP封装
外部PLL
3.3 V电源
MUTE（静音）
杂音降低（专利申请中）
描述
真正的数字音频放大器（ TDAA ）是一种新的
范式的数字音频。一TDAA系统由
该TAS5015 PCM -PWM调制器再加上一个
离散的后端TDAA功率输出。该系统
接受一个串行PCM数字音频流，并将其转换
它以一个3.3 V PWM音频流（ TAS5015 ） 。该
离散的后端TDAA则提供了一个大信号
PWM输出。这个数字PWM信号，然后
解调时，提供功率输出，用于驱动
扬声器。这项专利技术提供
低成本，高品质，高效率的数字音频
适用于用于开发了许多声频系统
数字化时代。该TAS5015是一个创新，
具有成本效益的，
高性能
24-bit
立体声
基于Equibit科技PCM- PWM调制器。
该TAS5015有各种各样的串行输入选项
包括右对齐（ 16 ， 20或24位） ， IIS （ 16 ， 20 ，
或24位） ，左对齐（16位） ，或DSP （16位）的数据
格式。它是与AES标准完全兼容
采样率（FS ）的44.1千赫， 48千赫， 88.2千赫， 96
千赫， 176.4 kHz和192 kHz的。该TAS5015还
提供一个去加重功能为44.1千赫和
48 - kHz的采样率。
应用
D
高性能数字放大为：
- 集成放大器
- AV接收器
汽车音响
DIGITAL AUDIO
DIGITAL AUDIO
处理器
DSP
S / PDIF
1394
左
TAS5015
右
分离
后端
分离
后端
L-C
滤波器
L-C
滤波器
卷
EQ
的DRc
低音
三重
串行音频输入端口
外部PLL
Equibit调制器
高达192 kHz的采样
H桥
改进的性能
从TAS5100
功率器件
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
Equibit是托卡塔技术的接入点，丹麦的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2001年，德州仪器
www.ti.com
1
TAS5015
SLES017 - 2001年9月
端子分配
48引脚TQFP封装
（ TOP VIEW ）
48 47 46 45 44 43 42 41 40 39 38 37
AVDD1
AVSS1
NC
NC
AVSS1
DEM_EN
DEM_SEL
FTEST
STEST
DBSPD
MUTE（静音）
DVSS3_L
MCLK_IN
AVDD2
NC
NC
AVSS2
HFCLK
RESET
PDN
VALID_R
M的
NC
DVDD1
1
2
3
4
5
6
7
8
9
10
11
12
13 14 15 16 17 18 19 20 21 22 23 24
36
35
34
33
32
31
30
29
28
27
26
25
DVDD3_L
PWM_AP_L
PWM_AM_L
PWM_BM_L
PWM_BP_L
DVDD2
DVSS2
PWM_AP_R
PWM_AM_R
PWM_BM_R
PWM_BP_R
DVDD3_R
NC - 无内部连接
参考文献：
D
真正的数字音频放大器TAS5100 PWM功率输出级
- 德州仪器发布SLLS419
D
设计考虑TAS5000 / TAS5110真正的数字音频功率放大器
- 德州仪器
出版SLAA117
D
数字音频测量
- 德州仪器发布SLAA114
D
使用PowerPad 热增强型封装
- 德州仪器发布SLMA002
使用PowerPad是德州仪器的商标。
2
DVSS1
DVDD1
DVSS1
MCLK_OUT
SCLK
LRCLK
SDIN
MOD2
MOD1
MOD0
VALID_L
DVSS3_R
www.ti.com
TAS5015
SLES017 - 2001年9月
终端功能
终奌站
名字
AVDD1
AVDD2
AVSS1
AVSS2
DBSPD
DEM_EN
DEM_SEL
DVDD1
DVDD2
DVDD3_L
DVDD3_R
DVSS1
DVSS2
DVSS3_L
DVSS3_R
FTEST
HFCLK
LRCLK
MCLK_IN
MCLK_OUT
MOD0
MOD1
MOD2
M的
MUTE（静音）
NC
PDN
PWM_AM_L
PWM_AM_R
PWM_AP_L
PWM_AP_R
PWM_BM_L
PWM_BM_R
PWM_BP_L
PWM_BP_R
RESET
SCLK
SDIN
STEST
VALID_L
VALID_R
号
48
2
44, 47
5
39
43
42
12, 14
31
36
25
13, 15
30
37
24
41
6
18
1
16
22
21
20
10
38
3, 4, 11, 45,
46
8
34
28
35
29
33
27
32
26
7
17
19
40
23
9
I
O
O
O
O
O
O
O
O
I
I / O
I
I
O
O
I / O
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I / O
I
O
I
I
I
I
I
模拟电源
模拟电源
模拟地
模拟地
表示采样速率是双倍的速度（ 88.2千赫或96千赫），活性高
去加重启用，高电平有效
去加重选择（ 0 = 44.1千赫， 1 = 48千赫）
数字电源电压逻辑
数字电源的PWM时钟恢复
数字电源的PWM输出（左）
数字电源的PWM输出（右）
对于Logic数字地面
为PWM时钟恢复数字地
为PWM输出数字地面（左）
为PWM输出数字地面（右）
绑DVSS1正常运行
外部PLL时钟输入
左/右时钟（输入时M_S = 0;输出时M_S = 1）
MCLK输入
缓冲系统时钟输出，如果M_S = 1;否则设置为0
串行接口选择引脚，位0
串行接口选择引脚，第1位
串行接口选择引脚， 2位（ MSB ）
主站/从站，主站= 1 ，从机= 0
静音信号= 0，正常模式= 1
无连接
掉电，低电平有效
PWM输出左A（差分 - ）
PWM输出右A（差分 - ）
PWM输出左A（差动+ ）
PWM输出右A（差动+ ）
PWM输出左B（差分 - ）
PWM输出权B（差分 - ）
PWM输出左B（差+ ）
PWM输出权B（差+ ）
RESET （低电平有效）
移位时钟（输入时M_S = 0时，输出时M_S = 1）
立体声串行音频数据输入
绑DVSS1正常运行
PWM左输出有效（高电平有效）
PWM输出正确有效（高电平有效）
描述
4
www.ti.com
TAS5015
SLES017 - 2001年9月
功能说明
串行音频端口
串行音频接口由一个移位时钟（ SCLK引脚） ，左/右帧同步时钟（ LRCLK引脚） ，
和一个数据输入端（ SDIN引脚） 。串行音频接口支持标准的串行PCM格式（FS = 44.1千赫， 48千赫，
88.2千赫， 96千赫， 176.4千赫， 192千赫立体声） 。见
串行接口格式
部分。
系统时钟主模式和从模式
该TAS5015允许多个系统时钟方案。主控模式意味着该TAS5015提供
系统时钟的系统（ M_S = 1）的其它部分。频率128 Fs的MCLK_OUT音响系统时钟
（四速） ， 64 Fs的SCLK和FS LRCLK距离，当它被配置在主模式下，该器件的输出。
从模式表示系统主比TAS5015等提供系统时钟（ LRCLK ， SCLK ，
和MCLK_IN ）到TAS5015 （ M_S = 0）。该TAS5015与操作LRCLK和SCLK同步
MCLK 。该TAS5015不需要LRCLK和MCLK之间的任何特定的相位关系，但有
必须是同步的。在从机模式， MCLK_OUT被拉低。表1给出了所有可能的主
从模式。
采样频率
正常的采样频率是11.2896兆赫（ FS = 44.1千赫）或12.288兆赫（ FS = 48千赫） 。两倍
正常的采样频率可以通过使用DBSPD销允许Fs的的用途来选择= 88.2 kHz或
FS = 96千赫。在双倍速从动模式（ DBSPD = 1， M_S = 0）时，外部时钟输入可以是
22.5796兆赫（ FS = 88.2千赫）或24.576兆赫（ FS = 96千赫） 。表1说明了正确的时钟选择。
表1.外部时钟和外部PLL功能
描述
外部PLL ，硕士，正常
速度（见注1和2 ）
外部PLL ，硕士，正常
速度（见注1和2 ）
外部PLL ，硕士，双
速度（见注1和2 ）
外部PLL ，硕士，双
速度（见注1和2 ）
外部PLL ，硕士，四速
（见注1和2 ）
外部PLL ，硕士，四速
（见注1和2 ）
外部PLL ，奴隶，正常的S EED
速度
（见注3 ，图4和5）
外部PLL ，奴隶，正常的S EED
速度
（见注3 ，图4和5）
注：1 。
2.
3.
4.
5.
M的
1
1
1
1
1
1
0
0
DBSPD
0
0
1
1
0
0
0
0
DEM_EN
0
1
1
0
0
0
0
0
0
1
1
0
DEM_SEL
0
0
1
0
0
0
1
1
0
0
1
0
12.288
12 288
98.304
98 304
3.072
3 072
48
12.288
12 288
11 2896
11.2896
90 3168
90.3168
2 8224
2.8224
44 1
44.1
11 2896
11.2896
–
–
–
–
–
98.304
98 304
90.3168
98.304
90.3168
98.304
3.072
3 072
5.6448
6.144
11.2896
12.288
48
88.2
96
176.4
192
12.288
12 288
22.5792
24.576
22.5792
24.576
–
90 3168
90.3168
2 8224
2.8224
44 1
44.1
11 2896
11.2896
MCLK_IN
（兆赫）
HFCLK
（兆赫）
SCLK
（兆赫）
LRCLK
（千赫）
MCLK_OUT
（兆赫）
SCLK和LRCLK为输出
MCLK_IN绑低
外部MCLK连接到MCLK_IN输入
SCLK和LRCLK为输入
MCLK_OUT是外部MCLK输入缓冲版本
www.ti.com
5
TAS5015
SLES017 - 2001年9月
真正的数字音频放大器
TAS5015数字音频PWM处理器
特点
D
TAS5015和分立后端TDAA
D
D
D
D
D
D
D
D
D
D
系统 - 高品质数字音频
放大器阳离子
112 dB的动态范围（ TAS5015器件）
THD + N < 0.01 ％
电源效率为90 ％，为8 Ω负载
16,20 ，或24位输入数据
44.1千赫， 48千赫， 88.2千赫， 96千赫， 176.4千赫，
192 - kHz的采样率
经济型48引脚TQFP封装
外部PLL
3.3 V电源
MUTE（静音）
杂音降低（专利申请中）
描述
真正的数字音频放大器（ TDAA ）是一种新的
范式的数字音频。一TDAA系统由
该TAS5015 PCM -PWM调制器再加上一个
离散的后端TDAA功率输出。该系统
接受一个串行PCM数字音频流，并将其转换
它以一个3.3 V PWM音频流（ TAS5015 ） 。该
离散的后端TDAA则提供了一个大信号
PWM输出。这个数字PWM信号，然后
解调时，提供功率输出，用于驱动
扬声器。这项专利技术提供
低成本，高品质，高效率的数字音频
适用于用于开发了许多声频系统
数字化时代。该TAS5015是一个创新，
具有成本效益的，
高性能
24-bit
立体声
基于Equibit科技PCM- PWM调制器。
该TAS5015有各种各样的串行输入选项
包括右对齐（ 16 ， 20或24位） ， IIS （ 16 ， 20 ，
或24位） ，左对齐（16位） ，或DSP （16位）的数据
格式。它是与AES标准完全兼容
采样率（FS ）的44.1千赫， 48千赫， 88.2千赫， 96
千赫， 176.4 kHz和192 kHz的。该TAS5015还
提供一个去加重功能为44.1千赫和
48 - kHz的采样率。
应用
D
高性能数字放大为：
- 集成放大器
- AV接收器
汽车音响
DIGITAL AUDIO
DIGITAL AUDIO
处理器
DSP
S / PDIF
1394
左
TAS5015
右
分离
后端
分离
后端
L-C
滤波器
L-C
滤波器
卷
EQ
的DRc
低音
三重
串行音频输入端口
外部PLL
Equibit调制器
高达192 kHz的采样
H桥
改进的性能
从TAS5100
功率器件
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
Equibit是托卡塔技术的接入点，丹麦的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2001年，德州仪器
www.ti.com
1
TAS5015
SLES017 - 2001年9月
端子分配
48引脚TQFP封装
（ TOP VIEW ）
48 47 46 45 44 43 42 41 40 39 38 37
AVDD1
AVSS1
NC
NC
AVSS1
DEM_EN
DEM_SEL
FTEST
STEST
DBSPD
MUTE（静音）
DVSS3_L
MCLK_IN
AVDD2
NC
NC
AVSS2
HFCLK
RESET
PDN
VALID_R
M的
NC
DVDD1
1
2
3
4
5
6
7
8
9
10
11
12
13 14 15 16 17 18 19 20 21 22 23 24
36
35
34
33
32
31
30
29
28
27
26
25
DVDD3_L
PWM_AP_L
PWM_AM_L
PWM_BM_L
PWM_BP_L
DVDD2
DVSS2
PWM_AP_R
PWM_AM_R
PWM_BM_R
PWM_BP_R
DVDD3_R
NC - 无内部连接
参考文献：
D
真正的数字音频放大器TAS5100 PWM功率输出级
- 德州仪器发布SLLS419
D
设计考虑TAS5000 / TAS5110真正的数字音频功率放大器
- 德州仪器
出版SLAA117
D
数字音频测量
- 德州仪器发布SLAA114
D
使用PowerPad 热增强型封装
- 德州仪器发布SLMA002
使用PowerPad是德州仪器的商标。
2
DVSS1
DVDD1
DVSS1
MCLK_OUT
SCLK
LRCLK
SDIN
MOD2
MOD1
MOD0
VALID_L
DVSS3_R
www.ti.com
TAS5015
SLES017 - 2001年9月
终端功能
终奌站
名字
AVDD1
AVDD2
AVSS1
AVSS2
DBSPD
DEM_EN
DEM_SEL
DVDD1
DVDD2
DVDD3_L
DVDD3_R
DVSS1
DVSS2
DVSS3_L
DVSS3_R
FTEST
HFCLK
LRCLK
MCLK_IN
MCLK_OUT
MOD0
MOD1
MOD2
M的
MUTE（静音）
NC
PDN
PWM_AM_L
PWM_AM_R
PWM_AP_L
PWM_AP_R
PWM_BM_L
PWM_BM_R
PWM_BP_L
PWM_BP_R
RESET
SCLK
SDIN
STEST
VALID_L
VALID_R
号
48
2
44, 47
5
39
43
42
12, 14
31
36
25
13, 15
30
37
24
41
6
18
1
16
22
21
20
10
38
3, 4, 11, 45,
46
8
34
28
35
29
33
27
32
26
7
17
19
40
23
9
I
O
O
O
O
O
O
O
O
I
I / O
I
I
O
O
I / O
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I / O
I
O
I
I
I
I
I
模拟电源
模拟电源
模拟地
模拟地
表示采样速率是双倍的速度（ 88.2千赫或96千赫），活性高
去加重启用，高电平有效
去加重选择（ 0 = 44.1千赫， 1 = 48千赫）
数字电源电压逻辑
数字电源的PWM时钟恢复
数字电源的PWM输出（左）
数字电源的PWM输出（右）
对于Logic数字地面
为PWM时钟恢复数字地
为PWM输出数字地面（左）
为PWM输出数字地面（右）
绑DVSS1正常运行
外部PLL时钟输入
左/右时钟（输入时M_S = 0;输出时M_S = 1）
MCLK输入
缓冲系统时钟输出，如果M_S = 1;否则设置为0
串行接口选择引脚，位0
串行接口选择引脚，第1位
串行接口选择引脚， 2位（ MSB ）
主站/从站，主站= 1 ，从机= 0
静音信号= 0，正常模式= 1
无连接
掉电，低电平有效
PWM输出左A（差分 - ）
PWM输出右A（差分 - ）
PWM输出左A（差动+ ）
PWM输出右A（差动+ ）
PWM输出左B（差分 - ）
PWM输出权B（差分 - ）
PWM输出左B（差+ ）
PWM输出权B（差+ ）
RESET （低电平有效）
移位时钟（输入时M_S = 0时，输出时M_S = 1）
立体声串行音频数据输入
绑DVSS1正常运行
PWM左输出有效（高电平有效）
PWM输出正确有效（高电平有效）
描述
4
www.ti.com
TAS5015
SLES017 - 2001年9月
功能说明
串行音频端口
串行音频接口由一个移位时钟（ SCLK引脚） ，左/右帧同步时钟（ LRCLK引脚） ，
和一个数据输入端（ SDIN引脚） 。串行音频接口支持标准的串行PCM格式（FS = 44.1千赫， 48千赫，
88.2千赫， 96千赫， 176.4千赫， 192千赫立体声） 。见
串行接口格式
部分。
系统时钟主模式和从模式
该TAS5015允许多个系统时钟方案。主控模式意味着该TAS5015提供
系统时钟的系统（ M_S = 1）的其它部分。频率128 Fs的MCLK_OUT音响系统时钟
（四速） ， 64 Fs的SCLK和FS LRCLK距离，当它被配置在主模式下，该器件的输出。
从模式表示系统主比TAS5015等提供系统时钟（ LRCLK ， SCLK ，
和MCLK_IN ）到TAS5015 （ M_S = 0）。该TAS5015与操作LRCLK和SCLK同步
MCLK 。该TAS5015不需要LRCLK和MCLK之间的任何特定的相位关系，但有
必须是同步的。在从机模式， MCLK_OUT被拉低。表1给出了所有可能的主
从模式。
采样频率
正常的采样频率是11.2896兆赫（ FS = 44.1千赫）或12.288兆赫（ FS = 48千赫） 。两倍
正常的采样频率可以通过使用DBSPD销允许Fs的的用途来选择= 88.2 kHz或
FS = 96千赫。在双倍速从动模式（ DBSPD = 1， M_S = 0）时，外部时钟输入可以是
22.5796兆赫（ FS = 88.2千赫）或24.576兆赫（ FS = 96千赫） 。表1说明了正确的时钟选择。
表1.外部时钟和外部PLL功能
描述
外部PLL ，硕士，正常
速度（见注1和2 ）
外部PLL ，硕士，正常
速度（见注1和2 ）
外部PLL ，硕士，双
速度（见注1和2 ）
外部PLL ，硕士，双
速度（见注1和2 ）
外部PLL ，硕士，四速
（见注1和2 ）
外部PLL ，硕士，四速
（见注1和2 ）
外部PLL ，奴隶，正常的S EED
速度
（见注3 ，图4和5）
外部PLL ，奴隶，正常的S EED
速度
（见注3 ，图4和5）
注：1 。
2.
3.
4.
5.
M的
1
1
1
1
1
1
0
0
DBSPD
0
0
1
1
0
0
0
0
DEM_EN
0
1
1
0
0
0
0
0
0
1
1
0
DEM_SEL
0
0
1
0
0
0
1
1
0
0
1
0
12.288
12 288
98.304
98 304
3.072
3 072
48
12.288
12 288
11 2896
11.2896
90 3168
90.3168
2 8224
2.8224
44 1
44.1
11 2896
11.2896
–
–
–
–
–
98.304
98 304
90.3168
98.304
90.3168
98.304
3.072
3 072
5.6448
6.144
11.2896
12.288
48
88.2
96
176.4
192
12.288
12 288
22.5792
24.576
22.5792
24.576
–
90 3168
90.3168
2 8224
2.8224
44 1
44.1
11 2896
11.2896
MCLK_IN
（兆赫）
HFCLK
（兆赫）
SCLK
（兆赫）
LRCLK
（千赫）
MCLK_OUT
（兆赫）
SCLK和LRCLK为输出
MCLK_IN绑低
外部MCLK连接到MCLK_IN输入
SCLK和LRCLK为输入
MCLK_OUT是外部MCLK输入缓冲版本
www.ti.com
5
QQ：2880707522 复制
