TAS5001
SLES009A - 2001年9月 - 修订2001年12月
功能说明
串行音频端口
串行音频接口由一个移位时钟( SCLK引脚) ,左/右帧同步时钟( LRCLK引脚) ,
和一个数据输入端( SDIN引脚) 。串行音频接口支持标准的串行PCM格式(FS = 32千赫, 44.1千赫,
48千赫, 88.2千赫, 96千赫立体声) 。见
串行接口格式
部分获取更多信息。
系统时钟主模式和从模式
该TAS5001允许多个系统时钟方案。主控模式意味着该TAS5001提供
系统时钟的系统( M_S = 1)的其它部分。频率256 Fs的MCLK_OUT音响系统时钟,
64 Fs的SCLK和FS LRCLK距离,当它被配置在主模式下,该器件的输出。从模式
表示系统主比TAS5001等提供系统时钟( LRCLK ,SCLK和MCLK_IN )
到TAS5001 ( M_S = 0)。该TAS5001与操作LRCLK和SCLK同步到MCLK 。 TAS5001
不需要LRCLK和MCLK之间的任何特定的相位关系,但必须有同步。
在从机模式MCLK_OUT被拉低。表1给出了所有可能的主从模式。
振荡器/采样频率
采样频率由晶体(主模式)或主时钟(从机模式)决定哪个
应该是8.192兆赫( FS = 32千赫) , 11.2896兆赫( FS = 44.1千赫) ,或12.288兆赫( FS = 48千赫) 。两次
正常的采样频率可以通过使用DBSPD销允许Fs的用法来选择= 88.2千赫
或者FS = 96千赫。在双倍速从动模式( DBSPD = 1, M_S = 0)时,外部时钟输入可以是
22.5796兆赫( FS = 88.2千赫)或24.576兆赫( FS = 96千赫) 。需要注意的是32 kHz的采样被支撑在
正常速度模式。表1说明了正确的时钟选择。
表1.振荡器,外部时钟和PLL功能
描述
硕士,正常速度
硕士,正常速度
硕士,正常速度
硕士,双速
硕士,双速
奴隶,正常速度
奴隶,正常速度
奴隶,正常速度
从机,双速
M的
1
1
1
1
1
0
0
0
0
DBSPD
0
0
0
1
1
0
0
0
1
XTL_IN
(兆赫)
8.192
11.2896
12.288
—
—
—
—
—
—
MCLK_IN
(兆赫)
—
—
—
22.5792§
24.576§
8.192§
11.2896§
12.288§
22.5792§
SCLK
(兆赫)
2.048
2.8224
3.072
5.6448
6.144
2.048
2.8224
3.072
5.6448
LRCLK
(千赫)
32
44.1
48
88.2
96
32
44.1
48
88.2
MCLK_OUT
(兆赫)
#
8.192
11.2896
12.288
22.5792
24.576
数字GND
数字GND
数字GND
数字GND
从机,双速
0
1
—
24.576§
6.144
96
数字GND
任一个晶体振荡器,或者指定的频率的外部时钟可以连接到XTL_IN 。
MCLK_IN接低电平时,输入XTL_IN提供; XTL_IN接低电平时MCLK_IN提供。
§外部MCLK连接到MCLK_IN输入
SCLK和LRCLK为输出时M_S = 1 ,输入时M_S = 0 。
# MCLK_OUT驱动为低电平时, M_S = 0 。
锁相环(PLL) /时钟产生
低抖动PLL被纳入供内部使用。被提供作为PLL外部环路滤波器连接
PLL_FLT_RET和PLL_FLT_OUT 。如果PLL失锁时,PWM输出引脚的状态( VALID_L和VALID_R )
变为低电平。需要注意的是VALID_L和VALID_R可以去低的其他条件为好。见
错误状态报告
部分获取更多信息。
www.ti.com
5