TAS3204
音频DSP
与模拟接口
SLES197 - 2007年4月
www.ti.com
目录
1
介绍
...............................................
1
1.1
1.2
特点
..............................................
1
应用
...........................................
1
8.1
8.2
8.3
8.4
8.5
8.6
8.6.1
8.6.2
8.6.3
绝对最大额定值
.........................
37
包装耗散额定值
........................
37
推荐工作条件
...............
37
电气特性
............................
38
音频规格
.................................
38
时序特性
...............................
41
主时钟
.......................................
41
2
3
.................................
3
2.1
模拟量输入/ MUX /立体声模数转换器
.....................
4
2.2
立体声DAC
..........................................
4
2.3
模拟参考系统
............................
4
2.4
电源
.........................................
4
2.5
时钟，数字锁相环，以及串行数据接口
.......
4
2.6
I
2
C控制接口
..................................
6
2.7
8051微控制器
.................................
6
2.8
音频数字信号处理器内核
.................
6
物理特性
...............................
7
3.1
端子分配
................................
7
3.2
订购信息
..................................
7
3.3
端口说明
................................
8
3.4
复位（RESET ） - 上电排序
.............
10
3.5
稳压器启用（ VREG_EN ）
.............
10
3.6
上电复位（ RESET）
..........................
10
3.7
POWER DOWN （ PDN ）
.................................
10
3.8
I
2
C总线控制（ CS0 ）
...............................
11
3.9
可编程I / O （ GPIO ）
..........................
11
3.10输入和输出的串行音频接口
................
12
功能说明
算法和软件开发工具
TAS3204
..................................................
18
时钟控制
..........................................
19
微处理控制器
..........................
21
串行音频接口，从模式
.....................
42
串行音频端口主模信号
(TAS3204)
...........................................
43
8.6.4引脚相关的SDA和SCL特点
I / O阶段的F / S模式下的I
2
C总线设备
..........
44
8.6.6复位时序
........................................
46
9
I
2
寄存器C地图
........................................
47
9.1
9.2
9.3
9.4
9.5
9.6
9.7
9.8
9.9
9.10
9.11
9.12
......................
微控制器时钟控制寄存器
..............
状态寄存器（ 0X02 ）
..............................
时钟控制寄存器（ 0×00 ）
I
2
C
48
48
49
内存负载控制和数据寄存器（ 0x04访问
和0×05 ）
............................................
50
51
52
........
设备版本（ 0×08 ）
...............................
内存访问寄存器（ 0×06和0×07 ）
模拟断电控制（为0x10和0x11的） ，
ESFR （ 0xE1和0xE2 ）
.............................
52
4
5
6
.........
动态元件匹配（ 0x13）均禁用， ESFR （ 0XE4 ）
..
模拟输入控制（ ×12 ） ， ESFR （ 0xE3 ）
53
53
7
8
............
6.2
一般我
2
C的操作
.............................
6.3
I
2
C从模式操作
..........................
6.4
I
2
C中间模式设备初始化
..............
数字音频处理器（ DAP ）算术单元
.
7.1
DAP指令集
................................
7.2
DAP数据字结构
...........................
电气规格
..............................
6.1
8051微处理器寻址模式
22
23
24
27
电流控制选择（ 0x14的， 0x15执行， 0x17符号，为0x18 ） ，
ESFR （为0xE5 ， 0xE6 ， 0xE7 ， 0xE9 ）
....................
54
DAC控制（ 0x1A的， 0x1B ， 0x1D ） ， ESFR （将0xEB ，
0xEC ， 0xEE ）
.........................................
58
ADC和DAC复位（ 0X1E ） ， ESFR （ 0xFB的才能）
60
60
61
61
63
33
34
35
10
37
........
9.13 ADC输入增益控制（ 0x1F的） ， ESFR 0xFA回应
......
9.14 MCLK_OUT分频器（为0x21和0x22符号）
...............
9.15数字交叉酒吧（的0x30到0x3F ）
....................
9.16扩展特殊功能寄存器（ ESFR ）地图
.
应用信息
...............................
10.1原理图
..........................................
10.2推荐振荡器电路
....................
68
68
69
2
目录
提交文档反馈
QQ：2881677436 复制
