【TAS3202www.ti.comSLES208B - 2009年6月 - 修订2011年3月音频D】,IC型号TAS3202PAGR,TAS3202PAGR PDF资料,TAS3202PAGR经销商,ic,电子元器件-51电子网

TAS3202

www.ti.com

SLES208B - 2009年6月 - 修订2011年3月

音频DSP与模拟接口

检查样品：

TAS3202

1引言

1.1

特点

在主时钟模式下的48 kHz的采样率

在时钟从44.1 kHz或48 kHz的采样率

模式

48位数据通道和28 - bit系数

768字的48位数据存储器

1022字的28位系数的记忆

3K字的55位程序RAM

硬件单周期乘法器（ 28 × 48 ）

24位内存延迟词5.88K

（ 122.5毫秒，在48千赫）

数据格式：左对齐，右对齐，

我

- 两个我

C的端口用于主/从下载

- 3.3 V单电源

高品质音频性能：

102 dB的模拟数字转换器

（ ADC ） / 105 dB的数位类比转换器

（ DAC ）（典型值） DNR

两个立体声差分模拟输入

多路传输到一个立体声ADC输入

一个差分立体声输出DAC

二串行音频输入（ 4路通道）和

两个串行音频输出（四通道）

135 MHz的最大速度， >2812总

处理周期每采样频率为48KHz （ 2000

可用于应用程序代码）

512 × Fs的XTAL输入的主模式，

512 × Fs的MCLK_IN在从属模式

1.2

应用

MP3基座音箱

数字电视

迷你组合音响

1.3

描述

该TAS3202是音频设计用于小型/微型系统，多媒体扬声器系统级芯片（ SOC）

和MP3播放器的对接系统。它包括模拟接口功能： 2多路复用器（MUX）立体声输入

与一个立体声模拟 - 数字转换器（ADC ）和一个立体声数字至模拟转换器（ DAC），用

模拟输出由差分立体声线路驱动器的。四通道串行数字音频处理

也提供。该TAS3202具有可编程的音频数字信号处理器（DSP ），该蜜饯

通过使用一个48位的数据路径， 28位的滤波器系数，以及一个单周期28× 48位的高音质的音频

乘数。可编程功能允许用户在DSP RAM定制功能。

该TAS3202由八个功能块：

1.模拟输入/多路转换器/立体声ADC

2.立体声DAC

3.模拟参考系统

4.电源

5.时钟，数字锁相环，以及串行数据接口

6. I

C控制接口

7. 8051微控制器

8.音频DSP - 数字音频处理

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

TAS3202

SLES208B - 2009年6月 - 修订2011年3月

www.ti.com

512Fs XTAL

振荡器

主

DPLL

主/从

8051微处理器内核

控制

8-Bit

MCU

I2C

控制

接口

SCL1/SDA1

SCL2/SDA2

MCLK_IN

512Fs

外

RAM 2K

SLAVE

国内

内存256

CODE

16K RAM

时钟

GENERATION

DSP

控制

GPIO1/2

卷

更新

时钟

分频器

LRCLK_IN

SCLK_IN

LRCLK_OUT

SCLK_OUT

串行音频端口

SDIN1

SDIN2

SDOUT1

SDOUT2

256Fs

输入

交

BAR

混频器

内存

接口

DSP核心

系数

内存

1.2K

数据RAM

输出十字

酒吧搅拌机

数据

路径

1K上纪念品

768低纪念品

CODE

内存

立体声

DAC

128Fs

迪FF erential

立体声模拟

产量

两个差分

立体声模拟

输入

立体声

ADC

延迟

内存

5.8K

动力

供应

AVDD

DVDD

传说

钟

数字数据

内部连接

模拟数据

外部连接

图1-1 。扩展功能框图

1.4

订购信息

0 ° C至70℃

塑料64引脚PQFP （ PN ）

(1)

TAS3202PAG

(1)

对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI

网站：

www.ti.com 。

介绍

提交文档反馈

产品文件夹链接（ S）：

TAS3202

TAS3202

www.ti.com

SLES208B - 2009年6月 - 修订2011年3月

..............................................

1.1

特点

..............................................

1.2

应用

..........................................

1.3

描述

...........................................

1.4

订购信息

.................................

功能说明

.................................

2.1

模拟量输入/复用/立体声ADC

.......................

2.2

立体声DAC

..........................................

2.3

模拟参考系统

...........................

2.4

电源

........................................

介绍

2.5

2.6

C控制接口

时钟，数字锁相环（ PLL ），以及

串行数据接口

.................................

..........................

电气规格

.............................

8.1

绝对最大额定值

........................

8.2

包装耗散额定值

.......................

8.3

推荐工作条件

..............

8.4

电气特性

...........................

8.5

音频规格

................................

8.6

时序特性

..............................

8.7

主时钟

........................................

8.8

串行音频接口，从模式

.....................

8.9

串行音频接口，主控模式（ TAS3202 ）

........

7.2

DAP数据字结构

8.10

8.11

8.12

.................................

2.7

8051微控制器

.................................

2.8

音频数字信号处理器（ DSP）内核

.........

物理特性

...............................

3.1

端子分配

...............................

3.2

端口说明

................................

3.3

复位（ RESET ）上电时序

..............

3.4

稳压器启用（ VREG_EN ）

............

3.5

上电复位（ RESET）

..........................

3.6

POWER DOWN （ PDN ）

.................................

3.7

片选（ CS0 ）

..............................

3.8

可编程通用I / O（ GPIO ）

.......

3.9

输入和输出的串行音频接口

................

算法和软件开发工具

TAS3202

.................................................

时钟控制

.........................................

微处理控制器

..........................

6.1

6.2

6.3

6.4

SDA和SCL我的脚相关的特征/ O

阶段为F / S模式下的I

C总线设备

.............

SDA和SCL总线相关的特征

I / O阶段的F / S模式下的I

C总线设备

.........

复位时序

.......................................

我C寄存器地图

.......................................

9.1

时钟控制寄存器（ 0×00 ）

......................

9.2

状态寄存器（ 0X02 ）

..............................

9.3

9.4

我C内存负载控制和内存中加载数据

寄存器（ 0×04和0×05 ）

.........................

内存访问寄存器（ 0×06和0×07 ）

............

一般我

C的操作

.............................

I2C从模式操作

.........................

C中间模式设备初始化

..............

8051微处理器寻址模式

数字音频处理器（ DAP ）算术单元

.............................................................

7.1

DAP指令集

...............................

........

9.5

设备版本（ 0×08 ）

..............................

9.6

模拟断电控制（为0x10和0x11的）

.....

9.7

模拟输入控制（ ×12 ）

........................

9.8

ADC动态元件匹配（ 0x13）均禁用

...........

9.9

ADC电流控制选择（ 0x17符号，为0x18 ）

..........

9.10 DAC控制（ 0x1A的， 0x1B ， 0x1D ）

...................

9.11 ADC和DAC复位（ 0X1E ）

.......................

9.12 ADC输入增益控制（ 0x1F的）

.....................

9.13 MCLK_OUT分频器（为0x21和0x22符号）

..............

9.14数字交叉酒吧（的0x30到0x3F ）

...................

应用信息

..............................

10.1原理图

.........................................

10.2推荐振荡器电路

...................

提交文档反馈

产品文件夹链接（ S）：

TAS3202

TAS3202

SLES208B - 2009年6月 - 修订2011年3月

www.ti.com

2功能描述

2.1

模拟量输入/复用/立体声ADC

这些模块允许两个差分模拟立体声输入将被发送到一个ADC转换为数字

数据。输入多路转换器包括一个前置放大器。该放大器驱动ADC ，它是数字

控制与ADC的采样时钟同步改变。间的串扰最小

选择的信道和未选通道被维持。当不需要输入，它们是

配置噪音极小。也包括在本模块中一个全差分过采样的立体声

ADC。该ADC是一个Σ-Δ调制器以256倍的过采样比。由于该

音频ADC的过采样特性和集成数字抽取滤波器，模拟要求

抗混叠滤波放松。在身体被指定为ADC滤波器性能

的特点。

2.2

立体声DAC

此模块包括一个立体声音频DAC ，它由一个数字内插滤波器，数字

Σ-Δ调制器，和一个模拟重建滤波器。该DAC可以在最大的操作

48千赫。该DAC由128上采样输入的数据，并进行内插滤波和处理

上转换到一个立体声模拟输出信号之前，该数据。 Σ-Δ调制器总是

工作在一个速率128Fs的，这确保了调制器撑内产生的量化噪声

低频段低于FS / 2.4在所有采样率范围内。该数字内插滤波器

从Fs的到8FS插值包括在音频DSP上存储器（预留给模拟

处理），而从8FS到128Fs插补工作是在一个专用硬件中的采样和保持过滤器。

该TAS3202包括一个立体声线路驱动器输出。线路驱动器能够驱动多达10千欧

负载。立体声输出可以在掉电模式下无法使用。噼噗声操作是通过实现

符合启动和停止的设备控制器的代码序列。

2.3

模拟参考系统

该模块提供所需的模拟量模块的所有内部引用。它还提供偏置电流

所有模拟模块。外部去耦电容需要与外部的1 ％公差

电阻器来设置内部偏置电流。它包括一个带隙基准和几个电压缓冲液和

一个跟踪电流参考。该TAS3202还使用用于内部产生的中间轨供应

以rereference所有模拟输入和存在于所有模拟输出。 VMID是模拟中轨供电

并且可以缓冲外部时要rereference的模拟输入和输出使用。电压

参考REXT需要一个22 kΩ的1 ％电阻接地。参考系统可断电

分开。

2.4

电源

电源包含电源稳压器，提供模拟和数字稳压电源各种

该TAS3202的部分。只需一个外部3.3V电源是必需的。所有其他电压上产生

从外部3.3V电源芯片。

功能说明

提交文档反馈

产品文件夹链接（ S）：

TAS3202

TAS3202

www.ti.com

SLES208B - 2009年6月 - 修订2011年3月

2.5

时钟，数字锁相环（ PLL ）和串行数据接口

这些模块提供的定时和串行数据接口的TAS3202 。对于计时系统

设备中示出

图2-1 。

该TAS3202可以是主时钟和从时钟根据

的配置。然而，主时钟模式操作的主要方式。

DPLL

×5.5

÷4

÷2

135 - MHz的DCLK

微处理器时钟

MCLK_OUT

可编程

分频器

可编程

分频器

MCLK_OUT2

MCLK_OUT3

从DAP

并行

数据

LRCLK

再创作

串行

音频端口

接收器

串行

音频端口

发射机

SDOUT

24.576兆赫

SDIN

振荡器

512Fs

水晶

MCLKI

24.576兆赫

要DAP

并行

数据

÷2

256Fs

÷2

128Fs

÷2

64Fs

÷64

LRCLK_OUT

SCLK_OUT

主/

SLAVE

图2-1 。时钟发生器

免责声明：模拟性能不能保证在从模式下，作为模拟性能取决于

经MCLK_IN的质量。该TAS3202是不健壮相对于MCLK_IN错误（毛刺，

等）;如果在操作中MCLK_IN频率改变，该设备必须复位。

C频率的主操作：

外部512Fs晶体振荡器是用来产生所有内部时钟以及所有的时钟外部

异步采样率转换器（ ASRC ）输出（如果外部ASRC存在）。

LRCLK_OUT固定为48千赫（FS ）。

SCLK_OUT固定为64fs的。

MCLK_OUT固定在256Fs 。在主控模式下，外部ASRC转换输入的串行音频数据

到48 kHz的采样速率同步到内部产生的串行音频数据时钟。

在主模式下，为TAS3202产生所有的时钟都来自于24.576 MHz的晶振。该

内部振荡器驱动晶体产生主时钟的数字PLL （ DPLL ），主时钟

输出， 256Fs ADC时钟，并128Fs时钟到DAC 。该DPLL产生内部时钟的

磷酸二铵和8051微处理器。

功能说明

提交文档反馈

产品文件夹链接（ S）：

TAS3202