【不建议用于新设计www.ti.comTAS3108 ， TAS3108IA音频数字信号处理器SLES】,IC型号TAS3108DCPR,TAS3108DCPR PDF资料,TAS3108DCPR经销商,ic,电子元器件-51电子网

不建议用于新设计

www.ti.com

TAS3108 ， TAS3108IA

音频数字信号处理器

SLES152B - 2005年10月 - 修订2007年11月

1引言

1.1特性

8路可编程的音频数字信号

处理器（DSP）的

135 MHz的最大速度， >2800处理

周期每样品在48千赫

价格为32 kHz至192 kHz的采样

48位数据通道和28 - bit系数

单周期76位乘法累加

五每时钟同步操作周期

1022字的48位数据存储器

1022字的28位系数的记忆

3K字的54位程序RAM

5.88K词的24位内存延迟

（ 122.5毫秒，在48千赫）

15立体声/ TDM数据格式

独立的输入/输出数据格式

16-， 20-， 24-，和32位字长

64-f

, 128-f

, 192-f

和256 -F

SCLK为

支持离散型4路时分， 6路

TDM和8通道TDM数据传输

格式

两个我

C的端口为从模式或主下载

软卷控制器

抖动发生器

高效的日志

估计

采用3.3 V单电源

38引脚超薄紧缩小型封装

（ TSSOP ）（ DCP ）

AEC -Q100 （ 2级： -40°C至105 ° C）

符合汽车应用

(TAS3108IA)

1.2应用

汽车音响系统

数字电视

家庭影院系统

迷你组合音响

TAS3108/TAS3108IA

SDIN1

SDIN2

SDIN3

SDIN4

串行

音频

输入

PORT

音频DSP核心

48位数据通道

28位系数

76位MAC

3K代码RAM

1K数据内存

1K COEFF 。内存

5.8K内存延迟

引导ROM

卷

更新

8051 MCU

端口C ＃ 1

端口C ＃ 2

接口

8位微处理器

256 IRAM

2K ERAM

12K RAM代码

B0074-01

串行

音频

产量

PORT

SDOUT1

SDOUT2

SDOUT3

SDOUT4

MCLK

LRCLK

SCLKIN

SCLKOUT1

SCLKOUT2

PLL

和

时钟

控制

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在本文档的末尾。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

不建议用于新设计

TAS3108 ， TAS3108IA

音频数字信号处理器

SLES152B - 2005年10月 - 修订2007年11月

www.ti.com

介绍

...............................................

1.1

1.2

特点

..............................................

应用

...........................................

寄存器C地图

........................................

7.1

7.2

7.3

7.4

8.1

8.2

8.3

8.4

8.5

8.5.1

8.5.2

......................

状态寄存器（ 0X02 ）

..............................

时钟控制寄存器（ 0×00 ）

.................................

2.1

设备描述

....................................

2.2

电源

.........................................

2.3

时钟控制

.........................................

2.4

串行音频端口（ SAP的）

............................

2.5

M8051Warp微处理器

..........................

2.6

C控制接口

..................................

2.7

音频DSP核心

......................................

物理特性

...............................

3.1

端子分配

................................

3.2

端口说明

................................

3.3

RESET （复位）

.......................................

3.4

上电复位（ RESET）

............................

3.5

POWER DOWN （ PDN ）

...................................

3.6

C总线控制（ CS0 ）

................................

3.7

可编程通用I / O（ GPIO ）

.........

3.8

输入和输出的串行音频接口

..................

功能说明

我C内存负载控制和数据寄存器（ 0x04访问

和0×05 ）

............................................

内存访问寄存器（ 0×06和0×07 ）

........

电气规格

..............................

在操作绝对最大额定值

温度范围（除非另有说明）

......

包装耗散额定值

(TAS3108/TAS3108IA)

..............................

推荐工作条件

(TAS3108/TAS3108IA)

..............................

电气特性（ TAS3108 / TAS3108IA ）

...

时序特性

...............................

主时钟信号（ TAS3108 / TAS3108IA ）

.....

串行音频接口从机模式的信号

(TAS3108/TAS3108IA)

..............................

8.5.3串行音频端口主机模式信号

(TAS3108/TAS3108IA)

..............................

8.5.4引脚相关的SDA和SCL特点

I / O阶段的F / S模式下的I

C总线设备

..........

算法和软件开发工具

TAS3108/TAS3108IA

...................................

时钟控制

..........................................

微处理控制器

..........................

6.1

6.2

6.3

.............................

详细我C操作

..............................

C中间模式设备初始化

..............

一般我

C的操作

..............

应用信息

...............................

9.1

示意图

..........................................

9.2

推荐振荡器电路

....................

8.5.6复位时序（ TAS3108 / TAS3108IA ）

9.3

推荐的PCB设计TAS3108IA

应用

.........................................

提交文档反馈

不建议用于新设计

www.ti.com

TAS3108 ， TAS3108IA

音频数字信号处理器

SLES152B - 2005年10月 - 修订2007年11月

2功能描述

2.1设备描述

该TAS3108和TAS3108IA是完全可编程的高性能音频处理器。该器件

使用一个高效的，定制的，多指令编程环境，为数字音频处理优化

算法。该TAS3108 / TAS3108IA架构通过使用48位提供了高品质的音频处理

数据路径， 28位的滤波器系数，并且一个单周期28

48位乘法器与76位累加器。一

嵌入式8051微处理器提供算法和数据控制的TAS3108 / TAS3108IA 。该

TAS3108是商业版本适用于家庭音响和其他商业应用。该

TAS3108IA ]是适合在汽车应用中使用的汽车版本。

音频DSP核心

8通道

SDIN1

SDIN2

SDIN3

SDIN4

串行

音频

PORT

SDOUT1

SDOUT2

SDOUT3

SDOUT4

COEF 。

内存

(1022 y 28)

数据

路径

数据

内存

(1022 y 48)

8通道

MCLK

LRCLK

SCLKIN

SCLKOUT1

SCLKOUT2

时钟

控制

调节器

内存

接口

CODE

内存

（ 3K 54 ）

微处理器内核

国内

数据RAM

(256 y 8)

延迟

内存

（ 5.8K 24 ）

外

数据RAM

(2048 y 8)

8-Bit

MCU

(8051)

控制

卷

更新

2ySDA

控制

接口

2ySCL

CSO

GPIO

AVDD

DVDD

CODE

内存

（ 12K 8 ）

CODE

只读存储器

电源

B0075-01

图2-1 。扩大TAS3108 / TAS3108IA功能框图

提交文档反馈

功能说明

不建议用于新设计

TAS3108 ， TAS3108IA

音频数字信号处理器

SLES152B - 2005年10月 - 修订2007年11月

www.ti.com

2.2电源

电源包含电源稳压器，提供模拟和数字稳压电源各种

该TAS3108 / TAS3108IA的部分。只需一个外部3.3V电源是必需的。所有其它电压

从外部3.3V电源芯片产生的。

2.3时钟控制

的TAS3108 / TAS3108IA可以是音频数据时钟主站或时钟从设备。在时钟主模式下，

它产生MCLK ，SCLK和LRCLK 。在时钟从模式，它接受MCLK ，SCLK和LRCLK 。它可以

产生或接受主时钟从6 MHz到24.576兆赫。主机或从机操作是通过我设置

寄存器0x00 。的TAS3108 / TAS3108IA可以使用一个6兆赫至20兆赫晶体或6 MHz到24.576兆赫，

3.3 -V MCLKI数字输入作为在任一时钟主站或时钟从模式的主时钟。在时钟的奴隶

模式下，主时钟频率并不需要是采样率的整数倍。

该TAS3108 / TAS3108IA不支持时钟误差检测。如果发生一个时钟误差，则

TAS3108 / TAS3108IA不会阻止无效的数据或时钟被输出。这意味着该

应用系统必须被设计来处理时钟误差。

2.4串行音频端口（ SAP的）

串行音频数据通过引脚SDIN1 ， SDIN2 ， SDIN3和SDIN4输入。串行音频数据在输出引脚

SDOUT1 ， SDOUT2 ， SDOUT3和SDOUT4 。该TAS3108 / TAS3108IA接受32位， 44.1- ， 48- ， 88.2- ，

96 ， 176.4- ，或192 kHz的串行数据为16-， 20-， 24-，或32位左对齐，右对齐，或I数据

s串行

数据格式。所有四个端口满足这三个2声道的数据格式。

除了支持的2信道的格式， SDIN1和SDOUT1还提供了时分支撑

的4,6 ，或8个信道复用（ TDM）的数据格式。数据格式可通过选择我

寄存器0x00 。

所有输入通道必须使用相同的数据格式。所有输出通道必须使用相同的数据格式。

然而，输入和输出的格式可以是不同的。

2.5 M8051Warp微处理器

该M8051Warp （ 8051 ）微处理器控制我

读取和写入，并参与一些音频

处理任务需要多帧（F

期）的处理周期。 8051处理器执行某些

该音频DSP内核和I之间的控制计算，并交换数据。

C接口。这也

提供模式控制的SAP接口和时钟控制。微码编程，可以将GPIO引脚

用于后启动时的操作为输入或输出。欲了解更多信息，请参阅

TAS3108/TAS3108IA

固件编程指南

(SLEU067).

2.6 I

C控制接口

该TAS3108 / TAS3108IA有我

I2C从专用接口（ SDA1和SCL1 ），用于接收命令和

提供状态到系统控制器，以及一个单独的主我

C接口（ SDA2和SCL2 ）到

下载的程序和数据从外部存储器（如EEPROM）。看

第6节

了解更多

信息。

功能说明

提交文档反馈

不建议用于新设计

www.ti.com

TAS3108 ， TAS3108IA

音频数字信号处理器

SLES152B - 2005年10月 - 修订2007年11月

2.7音频DSP核心

该音频DSP内核的运算单元是定点计算引擎包括一个算术单元的

和数据和系数存储器块。该音频DSP内核的主要特点是：

76位累加器的48位数据通道

硬件乘法器（ 28位

48bit)

读/写单周期内存访问

输入是从SAP多路复用在紧接一个LRCLK脉冲以下的48位二进制补数据。

输出四总线的32位二进制补数据。

独立的控制写入延缓记忆力

分离系数存储器（28位）和数据存储器（48位）的

线性反馈移位寄存器（LFSR）是一种可用于抖动的一个随机数发生器

音频。

系数RAM ，数据RAM ， LFSR种子，程序计数器和存储器指针都被映射到

为方便寻址的微处理器相同5.88K存储器空间。

存储器接口模块包含四个指针 - 两个用于数据存储器和两个用于系数存储器。

该音频DSP内核用来实现所有音频处理功能。

提交文档反馈

功能说明