麦克雷尔INC 。

2.5V ， 2GHz的任何DIFF 。 IN- TO- LVDS

可编程时钟分频器/

扇出缓冲器W /内部端接

精密边缘

SY89872U

精密边缘

SY89872U

特点

保证AC性能随温度和

电压：

>2GHz F

最大

< 750ps牛逼

PD

（银行间的匹配延迟）

< 15ps之内，装置倾斜

< 200ps的上升/下降时间

低抖动设计

< 1PS

RMS

周期到周期抖动

< 10马力

PP

总抖动

独特的输入终端和VT引脚为直流耦合

和AC耦合输入：任意差分输入

（ LVPECL ， LVDS ， CML ， HSTL ）

输出高精度差分LVDS

匹配延迟：所有输出都匹配的延迟，

独立分频器设置

TTL / CMOS输入，用于选择和复位/禁用

两个输出银行（匹配的延迟）

银行A ：输入时钟的缓冲副本（一心一意）

银行B：分频输出（ ÷ 2 ÷ 4 ÷ 8 ÷ 16 ） ，

两个副本

2.5V电源

宽工作温度范围： -40 ° C至+ 85°C

采用16引脚（3mm x 3mm的） MLF

包

精密边缘

描述

该2.5V低偏移，低抖动，高精度LVDS输出时钟

分频器接受任何高速差分时钟输入（AC

或直流耦合） CML ， LVPECL ， HSTL或LVDS和分歧

下使用可编程除法器比率的频率

创建输入的频率锁定，低速版本

时钟。该SY89872U包括两个输出银行。 A银行是

输入时钟的精确副本（通过）与匹配

传播延迟到B银行，分频输出库。

可用的分频比是2 ，4，8和16。在一个典型的

622MHz的时钟系统，这将提供可用性

311MHz ， 155MHz的， 77MHz或38MHz辅助时钟

组件。

差分输入缓冲器具有独特的内部

终端的设计，允许终止访问

网络，通过一个V

T

引脚。此功能允许器件

轻松连接到不同的逻辑水准。 A V

REF -AC

引用是包括AC耦合应用。

该SY89872U是麦瑞半导体的高速精密零件

EDGE

时机和发行家庭。对于3.3V的应用，

考虑SY89873L 。对于需要的应用

LVPECL输出，考虑SY89872U 。

在/ RESET输入异步复位分

输出（ B组） 。在穿越功能（银行一）

/ RESET同步开启或关闭输出

IN的下一个下降沿（上升/边缘） 。参阅

“时序图”。

应用

OC- 3至OC- 192 SONET / SDH应用

转发

振荡器

SONET / SDH线卡

功能框图

/ RESET ，

/禁用

启用

FF

典型用途

622MHz/155.5MHz

SONET时钟发生器

启用

MUX

QA

/ QA

622MHz的LVPECL

CLOCK IN

IN

/ IN

QA

622MHz的LVDS

/ QA

CLOCK OUT

QB0

IN

50

V

T

50

/ IN

V

REF -AC

S1

解码器

S0

分

by

2, 4, 8

或16

OC-12或OC-3的

时钟发生器

QB

155.5MHz LVDS

/ QB

CLOCK OUT

/QB0

QB1

/QB1

银行A ： 622MHz的OC- 12线卡

B组： 155.5MHz的OC- 3线路卡（设置为分频4 ）

精密Edge是麦克雷尔公司的注册商标。

MicroLeadFrame

与MLF是Amkor公司注册Technology，Inc.的商标。

M9999-082407

hbwhelp@micrel.com或（408） 955-1690

冯：F

修订： / 0

1

发行日期： 2007年8月

麦克雷尔INC 。

精密边缘

SY89872U

封装/订购信息

VCC

GND

S0

S1

订购信息

(1)

产品型号

12

11

10

9

16

15

14

13

封装工作

TYPE

范围

MLF-16

MLF-16

MLF-16

3)

包

记号

872U

872U

872U与

无铅棒线指标

872U与

无铅棒线指标

领导

完

的Sn-Pb

的Sn-Pb

镍钯金

无铅

镍钯金

无铅

QB0

/QB0

QB1

/QB1

1

2

3

4

5

6

7

8

IN

VT

VREF -AC

/ IN

SY89872UMI

SY89872UMITR

(2)

SY89872UMG

(3)

SY89872UMGTR

(2,

产业

产业

产业

产业

MLF-16

/ QA

QA

/ RESET

/禁用

VCC

16引脚MLF

(MLF-16)

注意事项：

1.联系工厂用于芯片的可用性。骰子是保证在T

A

= 25 ° C，仅直流ELECTRICALS 。

2.磁带和卷轴。

3.无铅封装推荐用于新设计。

引脚说明

引脚数

1, 2, 3, 4

5, 6

7, 14

8

引脚名称

QB0 ， / QB0

QB1 ， / QB1

QA ， / QA

VCC

/ RESET ， / DISABLE

引脚功能

2 ， 4 ， 8 ， 16分频：差分LVDS兼容输出。

Unused outputs must be terminated with 100½ across the pin (Q, /Q).

差分LVDS兼容不可分割的输出时钟。

正电源：旁路与0.1μF / 0.01μF的低ESR电容。

Output Reset and Output Enable/Disable: Internal 25k½ pull-up. Input threshold is V

CC

/2.

逻辑低电平复位分频器选择，并调整银行A和银行B的边缘。另外，当

低，银行A和银行B将被禁用。

Differential Reference Input Clock: Internal 50½ termination resistors to V

T

输入。

请参阅“输入接口应用程序”一节。

参考电压：等于V

CC

-1.4V （约） ，和用于交流耦合应用。

最大的灌/拉电流为0.5mA 。请参阅“输入接口应用程序”一节。

端接中心抽头：对于直流耦合CML和LVDS输入，将该引脚悬空。看

“输入接口的应用程序”一节。

地面上。

Select Pins: LVTTL/CMOS logic levels. Internal 25k½ pull-up resistor. Logic HIGH if left

悬空（ 16分频模式） 。 S0 = LSB 。输入阈值V

CC

/2.

12, 9

10

11

13

15, 16

IN， / IN

VREF -AC

VT

GND

S1, S0

真值表

/ RESET

/禁用

1

1

1

1

0

S1

0

0

1

1

X

S0

0

1

0

1

X

银行A输出

输入时钟

输入时钟

输入时钟

输入时钟

QA =低， / QA =高

(1)

B组输出

输入时钟÷ 2

输入时钟÷ 4

输入时钟÷ 8

输入时钟÷ 16

QB0 =低， / QB0 =高

(2)

QB1 =低， / QB1 =高

(2)

注： 1 。

对输入信号的下一个负向翻转。

注2 。

异步复位/禁用功能。 （请参阅“时序图” ）

M9999-082407

hbwhelp@micrel.com或（408） 955-1690

2

麦克雷尔INC 。

精密边缘

SY89872U

绝对最大额定值

（注1 ）

电源电压（V

CC

） ................................... -0.5V至+ 6.0V

输入电压（V

IN

） .......................................... -0.5V到V

CC

LVDS输出电流（I

OUT

） ..................................... ± 10毫安

输入电流， / IN （我

IN

） .......................................... ± 50毫安

V

REF -AC

输入吸入/源出电流（I

VREF -AC

） ，注

3 .

±2mA

焊接温度（焊接， 20秒。 ） ...................... 260℃

存储温度（T

S

） ........................ -65 ° C至+ 150°C

注： 1 。

工作额定值

（注2 ）

电源电压范围............................. 2.375V至2.625V

环境温度（T

A

） ......................... -40 ° C至+ 85°C

封装热阻

MLF

(θ

JA

)

静止空气............................................... .............. 60 ° C / W

500lfpm ................................................. .......... 54 ° C / W

MLF

(ψ

JB

),

注4

结对板............................................ 32 ° C / W

注2 。

注3 。

注4 。

如果绝对最大额定值超过了可能出现永久性损坏设备。这是一个额定值只和功能操作不暗示

在高于此数据表的操作部分详述的其他条件。长期在绝对最大RATlNG条件下，其

期间可能会影响器件的可靠性。

数据表中的限制，不能保证该设备是否超出操作评分操作。

由于有限的驱动能力，用于仅在同一个包的输入。

结对板性假定裸露焊盘焊接（或同等学历）到设备的PCB上最负电位。

DC电气特性

（注1,2）

T

A

= -40 ° C至+ 85°C ;除非另有说明。

符号

V

CC

I

CC

R

IN

V

IH

V

IL

V

IN

V

DIFF_IN

|I

IN

|

V

REF -AC

注： 1 。

注2 。

注3 。

注4 。

注5 。

注6 。

参数

电源电压

电源电流

差分输入电阻

（ IN-用于─ / IN）的

输入高电压

IN， / IN

输入低电压

IN， / IN

输入电压摆幅

差分输入电压摆幅

输入电流

IN， / IN

参考电压

条件

民

2.375

典型值

2.5

75

最大

2.625

110

110

V

CC

+0.3

V

IH

–0.1

V

CC

单位

V

mA

½

V

V

V

V

无负载时的最大值。 V

CC

90

注3

注3

注3 ，第4

注3 ，4，5

注3

注6

0.1

–0.3

0.1

0.2

100

45

V

CC

–1.525V

CC

–1.425 V

CC

–1.325

mA

V

该电路被设计成满足在上表中所示的直流特定网络连接的阳离子热平衡已经建立之后。

规范只包装的产品。

由于内部终止（见

“输入缓冲器结构”

部）的输入电流的大小取决于所施加的电压在IN中， / IN和V

T

输入。

不适引起的输入电流超过最大极限电压的组合！

请参见“时序图”为V

IN

定义。 V

IN

（最大）指定当V

T

是浮动的。

参见图1C和1D的V

差异

定义。

使用V操作

IN

仅限于交流耦合PECL或CML的应用程序。直接连接到V

T

引脚。

M9999-082407

hbwhelp@micrel.com或（408） 955-1690

3

麦克雷尔INC 。

精密边缘

SY89872U

LVDS输出DC电气特性

（注1,2）

V

CC

= 2.5V ±5％ ;牛逼

A

= -40 ° C至+ 85°C ;除非另有说明。

符号

V

OUT

V

OH

V

OL

V

OCM

V

OCM

注： 1 。

注2 。

注3 。

注4 。

注5 。

参数

输出电压摆幅

输出高电压

输出低电压

输出共模电压

变化的共模电压

条件

注5

注3

注3

注4

民

250

典型值

350

最大

450

1.475

单位

mV

V

V

0.925

1.125

–50

1.375

50

V

mV

该电路被设计成满足在上表中所示的直流特定网络连接的阳离子热平衡已经建立之后。

规范只包装的产品。

Measured as per Figure 1a, 100½ across Q and /Q outputs.

测定按照图1b中。

参见图1c 。

LVTTL / CMOS输入直流电气特性

（注1,2）

V

CC

= 2.5V ±5％ ;牛逼

A

= -40 ° C至+ 85°C ;除非另有说明。

符号

V

IH

V

IL

I

IH

I

IL

注： 1 。

注2 。

参数

输入高电压

输入低电压

输入高电流

输入低电平电流

条件

民

2.0

0

–125

–

典型值

–

–

–

–

最大

V

CC

0.8

20

–300

单位

V

V

A

A

该电路被设计成满足在上表中所示的直流特定网络连接的阳离子热平衡已经建立之后。

规范只包装的产品。

M9999-082407

hbwhelp@micrel.com或（408） 955-1690

4

麦克雷尔INC 。

精密边缘

SY89872U

AC电气特性

（注1,2）

V

CC

= 2.5V ±5％ ;牛逼

A

= -40 ° C至+ 85°C ;除非另有说明。

符号

f

最大

t

PD

t

SKEW

参数

最大切换频率

最大输入频率

差分传输延迟

IN至Q

在-设备倾斜（差分）

(QB0-to-QB1)

在-设备倾斜（差分）

（银行A到B银行）

部分到部分偏移（差）

t

rr

T

抖动

t

r

, t

f

注： 1 。

注2 。

注3 。

注4 。

注5 。

注6 。

注7 。

条件

输出摆幅： 200mV

注3

输入摆幅： <400mV

输入摆幅： 400mV

注4

注4

注4

注5

注6

注7：

民

2

3.2

500

450

典型值

最大

单位

GHz的

GHz的

625

575

7

12

750

700

15

30

250

ps

ps

ps

ps

ps

ps

复位恢复时间

周期到周期抖动

总抖动

上升/下降时间（ 20 ％至80 ％ ）

600

1

10

70

130

200

ps

RMS

ps

PP

ps

Measured with 400mV input signal, 50% duty cycle. 100½ termination between Q and /Q, unless otherwise stated.

规范只包装的产品。

存储体A （通过）的最大频率由输出级的限制。体B （输入 - 输出÷ 2 ÷ 4 ÷ 8 ÷16 ）可以接受的输入频率

>3GHz ，而A银行将压摆率限制。

歪斜在相同的输出转换之间测量。

SEE

“时序图”。

周期到周期抖动定义：相邻周期之间的期限超过相邻周期对随机抽样的变化。牛逼

JITTER_CC

=T

n

–T

n+1

,

其中T是输出信号的上升沿之间的时间。

总抖动定义：一个理想的时钟输入频率， - F

最大

（装置） 10 ，不超过一个的输出边缘

12

输出边缘会偏离了

比指定的峰 - 峰抖动值以上。

M9999-082407

hbwhelp@micrel.com或（408） 955-1690

5