HP PA -8000
时钟源
发条
初步
SY89801A
特点
s
3.3V ， -1.9V电源suppies
s
差动LVPECL时钟输入
s
差分HSTL / LVPECL输出
s
兼容HP PA -8000微处理器
s
低抖动源所需的所有的PA -8000的时序
信号的
s
可提供44引脚封装MQUAD
描述
麦克雷尔- Synergy的SY89801A基于PLL时钟发生器
提供在单个芯片中，所有必要的Hewlett-时钟
惠普的PA -8000微处理器。
采用麦瑞半导体- Synergy的先进锁相环技术，
SY89801A接受一个正- ECL （ PECL ）基准时钟
输入在100MHz - 132MHz ，并且提供精确对准，
频率的操作所需的超低抖动比率
处理器。此外， SY89801A提供
"USYNC"根据需要由PA- 8000的同步信号。
频比是1 ：1， 4： 3,3 ： 2,5 ：3和2： 1 。
为了方便直接连接到PA -8000 ，该SY89801A
跨越3.3伏和-1.9伏电源供电。处理器
时钟（ PCLK ） ，跑道时钟（ RCLK ）和USYNC输出
HSTL兼容。此外，还有一个PECL兼容
跑道时钟输出（ RCLKLV ） 。只有SY89801A要求
一个简单的外部串联RC环路滤波器。
麦瑞半导体耦合，协同先进的锁相环技术
我们的专利资产双极工艺制作了
时序产生器IC符合严格的要求
在PA- 8000
P,
同时设定了一个新标准
性能和灵活性。
引脚配置
VEE
NC
NC
REF_CLK
REF_CLK
VCC
RCLKLV
RCLKLV
RCLK
RCLK
6
5
4
3
2
1 44 43 42 41 40
39
38
37
36
VEEA
NC
NC
吸顶
Filn
VCCA
NC
NC
NC
NC
NC
VEE
7
8
9
10
11
12
13
14
15
16
17
18 19 20 21 22 23 24 25 26 27 28
VEE
PCLK1
PCLK1
PCLK2
PCLK2
VCC
Usync
Usync
NC
NC
VCC
顶视图
MQUAD
M44-1
35
34
33
32
31
30
29
VCC
NC
NC
NC
FSEL0
FSEL1
FSEL2
VCC
RST
VEE
引脚名称
针
REF_CLK ， REF_CLK
财政投融资， FILN
V
CCA
, V
EEA
RST
FSEL2-0
USYNC ， USYNC
PCLK1-2 ， PCLK1-2
RCLK ， RCLK
RCLKLV ， RCLKLV
功能
差分输入参考。时钟
过滤器引脚（正&负）
模拟V
CC
, V
EE
主复位
LVPECL频率选择引脚
差异。 HSTL同步信号PA -8000
差异。 HSTL处理器时钟信号
差异。 HSTL跑道时钟信号
差异。 LVPECL时钟信号
NC
REV ：E
修订： / 0
1
发行日期： 1998年11月
麦克雷尔
发条
初步
SY89801A
3.3V DC电气特性
V
CC
= V
CCA
= 3.3V
±10%;
V
EEA
= V
EE =
–1.9V
符号
V
CC
I
CC
参数
电源电压
电源电流（V
CC
)
分钟。
3.0
—
典型值。
—
250
马克斯。
3.6
321
单位
V
mA
条件
V
EE
= –1.9V
PECL DC电气特性
V
CC
= 3.3V
±10%;
V
EE
= –1.9V
符号
V
OH
V
OL
V
IH
V
IL
V
BB
参数
输出高电压
输出低电压
输入高电压
输入低电压
PECL门槛
分钟。
V
CC
– 1.075
V
CC
– 1.860
V
CC
– 1.165
V
CC
– 1.810
—
典型值。
—
—
—
—
V
CC
– 1.35
马克斯。
V
CC
– 0.830
V
CC
– 1.570
V
CC
– 0.880
V
CC
– 1.475
—
单位
V
V
V
V
V
条件
HSTL DC电气特性
V
CC
= 3.3V
±10%;
V
EE
= –1.9V
符号
V
OH
V
OL
参数
输出高电压
输出低电压
分钟。
V
CC
– 2.3
V
CC
– 3.1
典型值。
—
—
马克斯。
V
CC
– 2.1
V
CC
– 2.9
单位
V
V
条件
AC电气特性
(1)
V
CC
= 3.3V
±10%;
V
EE
= –1.9V
T
A
= 0
°
C
符号
f
VCO
f
最大
t
SKEW
(2)
参数
最大VCO频率
1320
—
—
—
—
—
—
—
—
—
—
—
—
—
—
±50
±100
±100
±500
±250
+50
51
800
T
A
= +25
°
C
1320
264
132
—
—
—
—
—
–50
49
100
—
—
—
—
—
—
—
—
—
—
—
—
—
—
±50
±100
±100
±500
±250
+50
51
800
T
A
= +70
°
C
条件
1320
264
132
—
—
—
—
—
–50
49
100
—
—
—
—
—
—
—
—
—
—
—
—
—
—
±50
±100
±100
±500
±250
+50
51
800
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
ps
%
ps
峰到峰，
循环周期
在测
迪FF erential
交叉
分钟。典型值。马克斯。分钟。典型值。马克斯。分钟。典型值。马克斯。单位
PCLK最大输出频率264
RCLK最大输出频率132
PCLK到PCLK
RCLK到RCLKLV
PCLK到RCLK
PCLK （负电荷）以USYNC
相位误差
RCLK到REF_CLK
输出抖动
输出占空比
上升/下降时间
（20％至80％）
—
—
—
—
—
–50
49
100
TPE
tj
(2)
香港贸易发展局
(2)
tr
(2)
tf
注意事项：
1.所有HSTL输出端接至50欧姆并联3PF到GND。
2. t
SKEW
， TJ ，贸发局， TR和TF是由惠普指定为PA- 8000 。这是我们最好的信息，本文件之日。
3
麦克雷尔
发条
初步
SY89801A
应用信息
下面的表列出了各种PCLK和RCLK
由SY89801A和相应的支承比率
PCLK ， RCLK ， FB和VCO频率。该表是
顺序排列的增加PCLK ： RCLK比率。该
表的目的是要平衡几个制约因素：
s
2.5 ：1的VCO频率范围
s
120MHz的加10 ％的最大系统频率
余量
s
264MHz的最高输出频率
FSEL <2 ： 0>
000
001
010
011
100
101
110
111
PCLK ： RCLK
1:1
4:3
3:2
5:3
2:1
1:1
1:1
不适用
频率fPCLK （兆赫）
100-132
133.3-176
150-198
166.7-220
200-264
100-132
100-132
不适用
FRCLK （兆赫）
100-132
100-132
100-132
100-132
100-132
100-132
100-132
不适用
VCO
÷
比
VCO / P ： VCO / R
8:8
6:8
4:6
6:10
4:8
6:6
10:10
不适用
FVCO （兆赫）
800-1056
800-1056
600-792
1000-1320
800-1056
600-792
1000-1320
不适用
环路滤波器元件选择
R
C1
吸顶
Filn
R
= 500
±10%
C1 = 1000pF的
±10%
产品订购代码
订购
CODE
SY89801AMC
SY89801AMCA
(1)
包
TYPE
M44-1
M44-1
操作
范围
广告
广告
注意事项：
1. "A"表示增强的200MHz的测试。
4
麦克雷尔
发条
初步
SY89801A
44 LEAD MLCC （ M44-1 ）
启示录02
MICREL - SYNERGY
电话
3250 SCOTT大道SANTA CLARA CA 95054 USA
传真
+ 1 (408) 980-9191
+ 1 (408) 914-7878
WEB
http://www.micrel.com
此信息被认为是准确和可靠，但不承担任何责任由Micrel供其使用，也不对任何侵犯专利或
从它的使用所造成的第三方的其他权利。没有获发牌照以暗示或以其他方式Micrel公司的任何专利或专利权
2000麦瑞半导体股份有限公司
5
QQ：2881677436 复制
