麦克雷尔INC 。
精密边缘
SY89532/33L
引脚说明
动力
引脚数
60, 61
62
55
30, 31, 50
21
9, 25, 63, 29
(裸露焊盘)
引脚名称
V
CC_Logic
V
CCA
V
CCO
A
V
CCO
B
V
CCO
C
GND
地面:裸露焊盘必须焊接到接地平面。
功能说明
权力核心逻辑:连接到3.3V电源。 3.3V电源引脚内部不
连接在管芯,并且必须连接在一起的PCB上。
电源PLL :连接到“安静” 3.3V电源。 3.3V电源引脚内部不
连接在管芯,并且必须连接在一起的PCB上。
功率输出驱动器:将所有V
CCO
引脚3.3V电源。 V
CCO
销不
内部连接在管芯。
CON组fi guration
引脚数
4
引脚名称
VCO_SEL
功能说明
LVTTL / CMOS兼容输入:内部或外部VCO之间进行选择。为
外部VCO ,悬空。默认状态为逻辑高电平。内置25K
拉。
当连接到低电平,内部VCO选择。
模拟量输入/输出:提供的参考电压PLL环路滤波器。
模拟量输入/输出:提供PLL环路滤波器。请参阅“外部环路滤波器
注意事项“的环路滤波器的值。
LVTTL / CMOS兼容输入:用于改变PLL (锁相环)
反馈分频器。内置25K
拉。 ( M0 = LSB) 。默认为逻辑高电平。
请参见“反馈鸿沟,选择”表格。
LVTTL / CMOS兼容输入: C银行后除法选择。内置25K
拉。
默认为逻辑高电平。见“后分割频率选择”表。
LVTTL / CMOS兼容输入: B银行后除法选择。内置25K
拉。
默认为逻辑高电平。见“后分割频率选择”表。
LVTTL / CMOS兼容输入: A银行后除法选择。内置25K
拉。
默认为逻辑高电平。见“后分割频率选择。 ” FSEL_A0 = LSB 。
银行A, B, C的输出同步控制: ( LVTTL / CMOS兼容) 。国内
25k
拉。以后任何银行已编程,切换与高LOW-
高脉冲重新同步所有输出银行。
7
8
13,14,15,16
回路编号
环路滤波器
M (3:0)
22, 23, 24
26, 27, 28
56, 57, 58
59
FSEL_C (2 :0)
FSEL_B (2 :0)
FSEL_A (2 :0)
OUT_SYNC
输入/输出
引脚数
1, 2, 3
10, 11
12
5, 6
引脚名称
NC
XTAL2 , XTAL1
VBB_REF
/ EXT_VCO , EXT_VCO
功能说明
无连接:悬空。
晶振输入。直接连接在整个输入串联谐振晶体。
基准电压输出。用于单端输入。最大的汇/源
电流= 0.5毫安。
差“任何”兼容输入对。允许外部VCO连接。 “任意
在“输入结构接受许多流行的逻辑类型。请参见“输入接口ExtVCO
销“一节intercace图。如果可以使用内部VCO悬空。
A银行10万LVPECL输出驱动器:输出频率由FSEL_A控制
(0 :2)。终止输出, 50Ω到V
CC
-2V 。请参阅“输出端接
建议“部分终止细节。
B组输出驱动器: SY89532 : 10万LVPECL输出驱动器。
SY89533 :差分LVDS输出。请参阅“输出端接建议”
部分终止细节。输出频率由FSEL_B ( 2 0 )来控制。
C银行10万LVPECL输出驱动器:输出频率由控制
FSEL_C (0 :2)。终止输出, 50Ω到V
CC
-2V 。请参阅“输出端接
建议“部分。
无连接:悬空。
3
51, 52, 53, 54
QA1到QA0
32–49
QB8到QB0
17, 18, 19, 20
QC1到QC0
64
NC
M9999-110405
hbwhelp@micrel.com或(408) 955-1690