【麦克雷尔INC 。3.3V 28Mbps到1.3GbpsAnyRate时钟和数据恢复SY87701A】,IC型号SY87701ALZG,SY87701ALZG PDF资料,SY87701ALZG经销商,ic,电子元器件-51电子网

麦克雷尔INC 。

3.3V 28Mbps到1.3Gbps

AnyRate

时钟和数据恢复

SY87701AL

特点

工业级温度范围（-40

C至+ 85

3.3V电源

时钟和数据恢复从28Mbps至1.3Gbps

NRZ数据流，时钟生成从28Mbps到

1.3Gbps

符合Bellcore实验室， ITU / CCITT和ANSI

规范的应用程序，如OC -1， OC-3 ，

OC- 12 ， ATM ， FDDI ，光纤通道和千兆

以太网以及专有的应用程序

两个片上锁相环：一个用于时钟生成和

另一对时钟恢复

可选的参考频率

差分PECL高速串行I / O

线路接收器输入：无需外部缓冲

链路故障指示

100K ECL兼容的I / O

低功耗：与麦瑞半导体的完全兼容

SY87701V ，但少30 ％的功耗

可提供32引脚EPAD - TQFP和28引脚SOIC

封装（ 28引脚SOIC可用，但不是

建议用于新设计。）

描述

该SY87701AL是一个完整的时钟恢复和

数据再定时的数据传输率从集成电路

28Mbps高达1.3Gbps NRZ 。该设备是非常适合

用于SONET / SDH / ATM和光纤通道应用和

其它高速数据传输系统。

时钟恢复和数据重定时是通过执行

直接同步的片内VCO到传入

数据流。 VCO的中心频率由控制

基准时钟的频率和所选择的分频

比。片上时钟发生器是通过执行

使用的倍频PLL与字节速率源

作为参考。

该SY87701AL还包括链路故障检测

电路。

所有支持文档可在麦克雷尔的网站上找到

网址为： www.micrel.com 。

应用

SONET / SDH / ATM OC - 1 ， OC - 3 ， OC- 12 ， OC- 24

光纤通道， ESCON ， SMPTE 259

千兆以太网/快速以太网

专有架构高达1.3Gbps

框图

PLLR P / N

RDOUTP

（ PECL ）

RDOUTN

RCLKP

（ PECL ）

RCLKn

PHASE /

频率

探测器

链接

故障

探测器

RDINP

（ PECL ）

RDINN

相

探测器

收费

泵

VCO

（ PECL ）

REFCLK

（ TTL）的

PHASE /

频率

探测器

LFIN

（ TTL）的

收费

泵

VCO

TCLKP

（ PECL ）

TCLKn

分频器

按8，10 ，16，20

SY87701AL

DIVSEL 1/2

（ TTL）的

PLLS P / N

FREQSEL 1/2/3

（ TTL）的

CLKSEL

（ TTL）的

CCA

CCO

GND

AnyRate是麦克雷尔公司的注册商标。

M9999-082107

hbwhelp@micrel.com或（408） 955-1690

转：G

修订： / 0

发行日期： 2007年8月

麦克雷尔INC 。

SY87701AL

封装/订购信息

订购信息

VCCA 1

LFIN 2

DIVSEL1 3

RDINP 4

RDINN 5

FREQSEL1 6

REFCLK 7

FREQSEL2 8

N / C 10

PLLSP 11

PLLSN 12

GNDA 13

GND 14

28 VCC

27 CD

26 DIVSEL2

25 RDOUTP

24 RDOUTN

23 VCCO

22 RCLKP

21 RCLKN

20 VCCO

19 TCLKP

18 TCLKN

17 CLKSEL

16 PLLRP

15 PLLRN

产品型号

SY87701ALZI

SY87701ALHI

SY87701ALZG

SY87701ALHG

(1)

包

TYPE

Z28-1

H32-1

Z28-1

H32-1

操作

范围

产业

包

记号

SY87701ALZI

SY87701ALHI

SY87701ALZG与

无铅扎线指标

SY87701ALHG与

无铅扎线指标

领导

完

的Sn-Pb

无铅

镍钯金

无铅

镍钯金

注意：

建议用于新设计1.无铅封装。

28引脚SOIC （ Z28-1 ）

DIVSEL1

LFIN

VCCA

VCC

DIVSEL2

32 31 30 29 28 27 26 25

RDINP

RDINN

FREQSEL1

REFCLK

FREQSEL2

FREQSEL3

9 10 11 12 13 14 15 16

RDOUTP

RDOUTN

VCCO

RCLKP

RCLKn

VCCO

TCLKP

TCLKn

32引脚EPAD TQFP （ H32-1 ）

M9999-082107

hbwhelp@micrel.com或（408） 955-1690

PLLSP

PLLSN

GNDA

GND

PLLRN

PLLRP

CLKSEL

麦克雷尔INC 。

SY87701AL

引脚说明

引脚数

SOIC

引脚数

TQFP

引脚名称

RDINP

RDINN

引脚功能

串行数据输入（差分PECL ）：这些内置线路接收器输入

连接到差分接收串行数据流。内部接收PLL

恢复嵌入的时钟（ RCLK ）和数据（ RDOUT ）的信息。该

传入的数据速率可以是内8频率范围之一取决于

的FREQSEL引脚的状态。请参见“频率选择”表格。

参考时钟（ TTL输入）：该输入用作内部参考

频率合成器和“培训”频率接收器PLL保持它

中心在没有数据的RDIN输入进来的。

载波检测（ PECL输入）：这个输入控制的恢复功能

的光模块接收PLL ，并且可以通过载体被驱动检测输出或

从外部转换检测电路。当该输入是高电平的输入数据

流（ RDIN ）由接收PLL正常恢复。当此输入为低电平

输入端上的RDIN的数据将在内部强制为恒定低电平时，数据

输出RDOUT将维持低位，链路故障指示器输出LFIN强制为低

和时钟恢复PLL被迫寻找到从产生的时钟频率

REFCLK 。

频率选择（ TTL输入）：这些输入选择输出时钟频率

范围中的“频率选择”表，如图所示。

分频比选择（ TTL输入）：这些输入选择输出时钟之间的比例

频率（ RCLK / TCLK ）及REFCLK输入频率中所示的

“参考频率选择”表格。

时钟选择（ TTL输入）：这个输入是用来选择所恢复的时钟

接收器PLL （ CLKSEL =高）或频率合成器的时钟的

（ CLKSEL = LOW）到TCLK输出。

链路故障指示器（ TTL输出）：该输出表示输入数据的状态

流RDIN 。高电平信号，表示内部时钟恢复时

PLL被锁定到输入数据流。 LFIN会高，如果CD为高

和RDIN是接收PLL （ 1000ppm的）的频率范围内。

接收数据输出（差分PECL ）：这些ECL 100K的输出代表

回收从输入数据流（ RDIN ）数据。指定此数据恢复

针对RCLK的上升沿。这些输出必须用50Ω端接至

-2或等效。 Thhis即使这些输出不使用应用。

时钟输出（差分PECL ）：这些ECL 100K的输出代表

恢复的时钟用于采样恢复的数据（ RDOUT ）。

时钟输出（差分PECL ）：这些ECL 100K的输出表示无论是

恢复时钟（ CLKSEL =高）用来采样恢复的数据（ RDOUT ）或

该频率合成器的发送时钟（ CLKSEL =低）。这些输出

必须用50Ω端接于V

-2或等效。这适用于即使这些

输出不被使用。

时钟合成PLL环路滤波器。外部环路滤波器引脚的时钟合成

PLL 。

时钟恢复PLL环路滤波器。外部环路滤波器引脚接收器PLL 。

电源电压

(1)

模拟电源电压

(1)

输出电源电压

(1)

地

无连接

模拟地

REFCLK

FREQSEL1

FREQSEL2

FREQSEL3

DIVSEL1

DIVSEL2

CLKSEL

LFIN

RDOUTP

RDOUTN

RCLKP

RCLKn

TCLKP

TCLKn

20, 23

13, 14

27, 28,

29, 30

19, 22

12, 13

1, 8

PLLSP

PLLSN

PLLRP

PLLRN

CCA

CCO

GND

GNDA

注意：

1. V

, V

CCA

, V

CCO

必须是相同的值。

M9999-082107

hbwhelp@micrel.com或（408） 955-1690

麦克雷尔INC 。

SY87701AL

功能说明

时钟恢复

时钟恢复，如图中的框图，

产生一个时钟，它是在相同的频率

输入数据比特速率的串行数据输入端。时钟是

相由PLL对齐，使得其样品中的数据

中心的数据眼图。

的边沿跃迁之间的相位关系

数据和这些所产生的时钟的由比较

相位/频率检测器。输出脉冲从检测器

表示相位修正所需的方向。这些

脉冲由一个积分回路滤波器进行平滑处理。的输出

环路滤波器控制电压所控制的频率

振荡器（VCO），其生成所恢复的时钟。

没有输入数据的频率稳定性有保证

由交替的基准输入（ REFCLK ），该PLL锁定

到时，数据将丢失。如果传入的频率

信号由大于约1000ppm的具有各不相同

对于合成的频率，然后锁相环将

宣告失锁状态，并且PLL锁定到参考

时钟。

环路滤波器传递函数被优化，以使

锁相环跟踪的抖动，但容许最小转换

密度预期在接收SONET的数据信号。这

传递函数产生持续一个为30μs的数据流

1或0为随机进入的NRZ数据。

时钟恢复PLL的总环路动态特性

提供抖动容限，它比指定的更好

宽容的GR- 253 -CORE 。

锁定检测

该SY87701AL包含一个链接故障指示电路

该监视串行数据输入的完整性。如果

从RDIN回收的串行数据是正确的数据速率

（在合成器频率的1000ppm的），链路

故障指示灯（ LFIN ）输出将被置为高电平，表示

一个在锁定状态，只要将保持高位，因为这

条件被满足。

在该回收的串行数据是不是在该事件

正确的数据速率（大于从1000ppm的差

频率合成器），然后LFIN输出将变低

表明非锁定的状态。该条件将迫使

时钟和数据恢复PLL （ CDR ）锁定到

合成器的频率，直到它是正确的频率范围内

范围（小于从合成1000ppm的差

频率）。一旦CDR是正确的频率范围内

范围将再次锁定到RDIN输入。

期间的时间间隔时， CDR的没有被锁定到

RDIN输入时， LFIN输出不会是一个静态低，但

会发生变化。

M9999-082107

hbwhelp@micrel.com或（408） 955-1690

麦克雷尔INC 。

SY87701AL

特征

性能

该SY87701AL PLL符合抖动规范

由Bellcore的定义提出了SONET / SDH设备

产品规格： GR- 253 -CORE ，第2期， 1995年12月

ITU-T建议： G.958文件，当用于

差分输入和输出。

输入抖动容限

输入抖动容限被定义为峰 - 峰

正弦抖动振幅施加在输入信号，即

导致等效1分贝光/电功率代价。

SONET输入抖动容限要求的条件是

输入抖动幅度，导致1分贝的等效

功率代价。

抖动转移

抖动转移函数被定义为抖动对比率

输出OC-N / STS-N信号施加在所述抖动

输入OC -N / STS - N信号与频率的关系。抖动转移

要求，如图2所示。

抖动产生

串行时钟和串行数据输出的抖动应

不超过0.01 U.I.有效值时的串行数据输入，没有

抖动呈现给串行数据输入端。

0.1

正弦输入

抖动幅度

（用户界面的P- P）的

抖动传递（分贝）

1.5

-20dB/decade

-20

接受

范围

0.40

频率

OC / STS -N

水平

（赫兹）

300

（千赫）

6.5

（千赫）

250

OC / STS -N

水平

（千赫）

130

225

（ dB）的

0.1

图1.输入抖动容限

图2.抖动传递

M9999-082107

hbwhelp@micrel.com或（408） 955-1690

麦克雷尔INC 。

3.3V 28Mbps到1.3Gbps

AnyRate

时钟和数据恢复

SY87701AL

特点

■

工业级温度范围（-40

C至+ 85

■

3.3V电源

■

时钟和数据恢复从28Mbps至1.3Gbps

NRZ数据流，时钟生成从28Mbps到

1.3Gbps

■

符合Bellcore实验室， ITU / CCITT和ANSI

规范的应用程序，如OC -1， OC-3 ，

OC- 12 ， ATM ， FDDI ，光纤通道和千兆

以太网以及专有的应用程序

■

两个片上锁相环：一个用于时钟生成和

另一对时钟恢复

■

可选的参考频率

■

差分PECL高速串行I / O

■

线路接收器输入：无需外部缓冲

■

链路故障指示

■

100K ECL兼容的I / O

■

低功耗：与麦瑞半导体的完全兼容

SY87701V ，但少30 ％的功耗

■

可提供32引脚EPAD - TQFP和28引脚SOIC

封装（ 28引脚SOIC可用，但不是

建议用于新设计。）

■

描述

该SY87701AL是一个完整的时钟恢复和

数据再定时的数据传输率从集成电路

28Mbps高达1.3Gbps NRZ 。该设备是非常适合

用于SONET / SDH / ATM和光纤通道应用和

其它高速数据传输系统。

时钟恢复和数据重定时是通过执行

直接同步的片内VCO到传入

数据流。 VCO的中心频率由控制

基准时钟的频率和所选择的分频

比。片上时钟发生器是通过执行

使用的倍频PLL与字节速率源

作为参考。

该SY87701AL还包括链路故障检测

电路。

所有支持文档可在麦克雷尔的网站上找到

网址为： www.micrel.com 。

应用

SONET / SDH / ATM OC - 1 ， OC - 3 ， OC- 12 ， OC- 24

光纤通道， ESCON ， SMPTE 259

千兆以太网/快速以太网

专有架构高达1.3Gbps

框图

PLLR P / N

RDOUTP

（ PECL ）

RDOUTN

RCLKP

（ PECL ）

RCLKn

PHASE /

频率

探测器

链接

故障

探测器

RDINP

（ PECL ）

RDINN

相

探测器

收费

泵

VCO

（ PECL ）

REFCLK

（ TTL）的

PHASE /

频率

探测器

LFIN

（ TTL）的

收费

泵

VCO

TCLKP

（ PECL ）

TCLKn

分频器

按8，10 ，16，20

SY87701AL

DIVSEL 1/2

（ TTL）的

PLLS P / N

FREQSEL 1/2/3

（ TTL）的

CLKSEL

（ TTL）的

CCA

CCO

GND

AnyRate是麦克雷尔公司的注册商标。

M9999-111506

hbwhelp@micrel.com或（408） 955-1690

冯：F

修订： / 0

发行日期： 2006年11月

麦克雷尔INC 。

SY87701AL

封装/订购信息

订购信息

VCCA 1

LFIN 2

DIVSEL1 3

RDINP 4

RDINN 5

FREQSEL1 6

REFCLK 7

FREQSEL2 8

N / C 10

PLLSP 11

PLLSN 12

GNDA 13

GND 14

28 VCC

27 CD

26 DIVSEL2

25 RDOUTP

24 RDOUTN

23 VCCO

22 RCLKP

21 RCLKN

20 VCCO

19 TCLKP

18 TCLKN

17 CLKSEL

16 PLLRP

15 PLLRN

产品型号

SY87701ALZI

SY87701ALHI

SY87701ALZG

SY87701ALHG

(1)

包

TYPE

Z28-1

H32-1

Z28-1

H32-1

操作

范围

产业

包

记号

SY87701ALZI

SY87701ALHI

SY87701ALZG与

无铅扎线指标

SY87701ALHG与

无铅扎线指标

领导

完

的Sn-Pb

无铅

镍钯金

无铅

镍钯金

注意：

建议用于新设计1.无铅封装。

28引脚SOIC （ Z28-1 ）

DIVSEL1

LFIN

VCCA

VCC

DIVSEL2

32 31 30 29 28 27 26 25

RDINP

RDINN

FREQSEL1

REFCLK

FREQSEL2

FREQSEL3

9 10 11 12 13 14 15 16

RDOUTP

RDOUTN

VCCO

RCLKP

RCLKn

VCCO

TCLKP

TCLKn

32引脚EPAD TQFP （ H32-1 ）

M9999-111506

hbwhelp@micrel.com或（408） 955-1690

PLLSP

PLLSN

GNDA

GND

PLLRN

PLLRP

CLKSEL

麦克雷尔INC 。

SY87701AL

引脚说明

引脚数

SOIC

引脚数

TQFP

引脚名称

RDINP

RDINN

引脚功能

串行数据输入（差分PECL ）：这些内置线路接收器输入

连接到差分接收串行数据流。内部接收PLL

恢复嵌入的时钟（ RCLK ）和数据（ RDOUT ）的信息。该

传入的数据速率可以是内8频率范围之一取决于

的FREQSEL引脚的状态。请参见“频率选择”表格。

参考时钟（ TTL输入）：该输入用作内部参考

频率合成器和“培训”频率接收器PLL保持它

中心在没有数据的RDIN输入进来的。

载波检测（ PECL输入）：这个输入控制的恢复功能

的光模块接收PLL ，并且可以通过载体被驱动检测输出或

从外部转换检测电路。当该输入是高电平的输入数据

流（ RDIN ）由接收PLL正常恢复。当此输入为低电平

输入端上的RDIN的数据将在内部强制为恒定低电平时，数据

输出RDOUT将维持低位，链路故障指示器输出LFIN强制为低

和时钟恢复PLL被迫寻找到从产生的时钟频率

REFCLK 。

频率选择（ TTL输入）：这些输入选择输出时钟频率

范围中的“频率选择”表，如图所示。

分频比选择（ TTL输入）：这些输入选择输出时钟之间的比例

频率（ RCLK / TCLK ）及REFCLK输入频率中所示的

“参考频率选择”表格。

时钟选择（ TTL输入）：这个输入是用来选择所恢复的时钟

接收器PLL （ CLKSEL =高）或频率合成器的时钟的

（ CLKSEL = LOW）到TCLK输出。

链路故障指示器（ TTL输出）：该输出表示输入数据的状态

流RDIN 。高电平信号，表示内部时钟恢复时

PLL被锁定到输入数据流。 LFIN会高，如果CD为高

和RDIN是接收PLL （ 1000ppm的）的频率范围内。

接收数据输出（差分PECL ）：这些ECL 100K的输出代表

回收从输入数据流（ RDIN ）数据。指定此数据恢复

针对RCLK的上升沿。这些输出必须用50Ω端接至

-2或等效。 Thhis即使这些输出不使用应用。

时钟输出（差分PECL ）：这些ECL 100K的输出代表

恢复的时钟用于采样恢复的数据（ RDOUT ）。

时钟输出（差分PECL ）：这些ECL 100K的输出表示无论是

恢复时钟（ CLKSEL =高）用来采样恢复的数据（ RDOUT ）或

该频率合成器的发送时钟（ CLKSEL =低）。这些输出

必须用50Ω端接于V

-2或等效。这适用于即使这些

输出不被使用。

时钟合成PLL环路滤波器。外部环路滤波器引脚的时钟合成

PLL 。

时钟恢复PLL环路滤波器。外部环路滤波器引脚接收器PLL 。

电源电压

(1)

模拟电源电压

(1)

输出电源电压

(1)

地

无连接

模拟地

REFCLK

FREQSEL1

FREQSEL2

FREQSEL3

DIVSEL1

DIVSEL2

CLKSEL

LFIN

RDOUTP

RDOUTN

RCLKP

RCLKn

TCLKP

TCLKn

20, 23

13, 14

27, 28,

29, 30

19, 22

12, 13

1, 8

PLLSP

PLLSN

PLLRP

PLLRN

CCA

CCO

GND

GNDA

注意：

1. V

, V

CCA

, V

CCO

必须是相同的值。

M9999-111506

hbwhelp@micrel.com或（408） 955-1690

麦克雷尔INC 。

SY87701AL

功能说明

时钟恢复

时钟恢复，如图中的框图，

产生一个时钟，它是在相同的频率

输入数据比特速率的串行数据输入端。时钟是

相由PLL对齐，使得其样品中的数据

中心的数据眼图。

的边沿跃迁之间的相位关系

数据和这些所产生的时钟的由比较

相位/频率检测器。输出脉冲从检测器

表示相位修正所需的方向。这些

脉冲由一个积分回路滤波器进行平滑处理。的输出

环路滤波器控制电压所控制的频率

振荡器（VCO），其生成所恢复的时钟。

没有输入数据的频率稳定性有保证

由交替的基准输入（ REFCLK ），该PLL锁定

到时，数据将丢失。如果传入的频率

信号由大于约1000ppm的具有各不相同

对于合成的频率，然后锁相环将

宣告失锁状态，并且PLL锁定到参考

时钟。

环路滤波器传递函数被优化，以使

锁相环跟踪的抖动，但容许最小转换

密度预期在接收SONET的数据信号。这

传递函数产生持续一个为30μs的数据流

1或0为随机进入的NRZ数据。

时钟恢复PLL的总环路动态特性

提供抖动容限，它比指定的更好

宽容的GR- 253 -CORE 。

锁定检测

该SY87701AL包含一个链接故障指示电路

该监视串行数据输入的完整性。如果

从RDIN回收的串行数据是正确的数据速率

（在合成器频率的1000ppm的），链路

故障指示灯（ LFIN ）输出将被置为高电平，表示

一个在锁定状态，只要将保持高位，因为这

条件被满足。

在该回收的串行数据是不是在该事件

正确的数据速率（大于从1000ppm的差

频率合成器），然后LFIN输出将变低

表明非锁定的状态。该条件将迫使

时钟和数据恢复PLL （ CDR ）锁定到

合成器的频率，直到它是正确的频率范围内

范围（小于从合成1000ppm的差

频率）。一旦CDR是正确的频率范围内

范围将再次锁定到RDIN输入。

期间的时间间隔时， CDR的没有被锁定到

RDIN输入时， LFIN输出不会是一个静态低，但

会发生变化。

M9999-111506

hbwhelp@micrel.com或（408） 955-1690

麦克雷尔INC 。

SY87701AL

特征

性能

该SY87701AL PLL符合抖动规范

由Bellcore的定义提出了SONET / SDH设备

产品规格： GR- 253 -CORE ，第2期， 1995年12月

ITU-T建议： G.958文件，当用于

差分输入和输出。

输入抖动容限

输入抖动容限被定义为峰 - 峰

正弦抖动振幅施加在输入信号，即

导致等效1分贝光/电功率代价。

SONET输入抖动容限要求的条件是

输入抖动幅度，导致1分贝的等效

功率代价。

抖动转移

抖动转移函数被定义为抖动对比率

输出OC-N / STS-N信号施加在所述抖动

输入OC -N / STS - N信号与频率的关系。抖动转移

要求，如图2所示。

抖动产生

串行时钟和串行数据输出的抖动应

不超过0.01 U.I.有效值时的串行数据输入，没有

抖动呈现给串行数据输入端。

0.1

正弦输入

抖动幅度

（用户界面的P- P）的

抖动传递（分贝）

1.5

-20dB/decade

-20

接受

范围

0.40

频率

OC / STS -N

水平

（赫兹）

300

（千赫）

6.5

（千赫）

250

OC / STS -N

水平

（千赫）

130

225

（ dB）的

0.1

图1.输入抖动容限

图2.抖动传递

M9999-111506

hbwhelp@micrel.com或（408） 955-1690