麦克雷尔
发条
SY10E195
SY100E195
AC电气特性
V
EE
= V
EE
（最小）到V
EE
（最大） ; V
CC
= GND
T
A
= 0
°
C
符号
t
PLH
t
PHL
参数
传播延迟到输出
IN至Q ;点击= 0
IN至Q ;自来水= 127
EN为Q ;点击= 0
D
7
级联
可编程范围
t
PD
（最大值） - 吨
PD
（分）
步骤延迟
D
0
高
D
1
高
D
2
高
D
3
高
D
4
高
D
5
高
D
6
高
线性
占空比斜，T
PHL
–t
PLH
建立时间
D钮LEN
D为
EN至IN
保持时间
LEN到D
IN至EN
发布时间
EN至IN
SET MAX到LEN
设置最小为LEN
抖动
上升/下降时间
20–80% (Q)
20-80 ％ （ CASCADE ）
分钟。
1210
3320
1250
300
2000
典型值。
1360
3570
1450
450
2175
马克斯。
1510
3820
1650
700
—
T
A
= +25
°
C
分钟。
1240
3380
1275
300
2050
典型值。
1390
3630
1475
450
2240
马克斯。
1540
3880
1675
700
—
T
A
= +85
°
C
分钟。
1440
3920
1350
300
2375
典型值。
1590
4270
1650
450
2580
MAX 。 UNIT
ps
1765
4720
1950
700
—
ps
ps
—
—
55
115
250
505
1000
D
1
—
200
800
200
500
0
300
800
800
—
125
300
17
34
68
136
272
544
1088
D
0
±30
0
—
—
250
—
—
—
—
<5
225
450
—
—
105
180
325
620
1190
—
—
—
—
—
—
—
—
—
—
—
325
650
—
—
55
115
250
515
1030
D
1
—
200
800
200
500
0
300
800
800
—
125
300
17.5
35
70
140
280
560
1120
D
0
±30
0
—
—
250
—
—
—
—
<5
225
450
—
—
105
180
325
620
1220
—
—
—
—
—
—
—
—
—
—
—
325
650
—
—
65
140
305
620
1240
D
1
—
200
800
200
500
0
300
800
800
—
125
300
21
42
84
168
336
672
1344
D
0
±30
0
—
—
250
—
—
—
—
<5
225
450
—
—
120
205
380
740
1450
—
—
—
—
—
ps
—
—
ps
—
—
—
—
325
650
ps
ps
5
4
—
ps
ps
2
3
7
1
—
6
条件
—
t
范围
t
LIN
t
SKEW
t
S
t
H
t
R
t
JIT
t
r
t
f
8
—
注意事项：
2.占空比歪斜只保证从输入的交叉点测量到输出的交叉点差操作。
3.该设定时间限定的时间之前的输入信号，该装置的延迟抽头必须设定的量。
4.该建立时间是该EN之前必须IN的下一个过渡置位的最小时间/ IN以防止输出响应大于
±75mV
to
该IN / IN过渡。
5.本保持时间是最短时间EN必须保持后负向IN或正朝着以防止输出响应大于断言
±75mV
至IN / IN过渡。
6，本次发布的时间，以确保符合指定的输出响应EN必须事先到下一被拉高/转型期的最短时间
IN到Q的传输延迟和转换时间。
7.规格限度代表延迟的与每个单独的延迟控制引脚的有效添加量。断言时延的各种组合
控制输入通常会实现
0
在整个指定的可编程范围的解决步骤。
8.线性度规格，以保证其延迟控制输入，可编程的步骤将是单调的（即增加延迟的步骤增加
在控制输入D二进制计数
n
） 。通常情况下，该设备将是单调到D
0
输入，但是，最坏的情况下和工艺变化下，
延迟可能与当增加二进制数为D略有下降
0
输入是LSB 。用D
1
输入为LSB，则设备被保证是
单调了所有规定的环境条件和工艺的变化。
9.器件的抖动小于什么可以不诉诸非常乏味和专门的测量技术来测量。
4
麦克雷尔
发条
SY10E195
SY100E195
应用信息
地址总线（ A0 - A6 ）
A
7
D
6
D
2
D
4
D
5
D
3
D
4
D
7
D
2
D
1
D
0
LEN
VEE
输入
IN
E196
芯片＃ 1
VCC
VCCO
Q
Q
VCCO
D
3
D
1
D
0
LEN
VEE
IN
E196
芯片＃ 2
VCC
VCCO
Q
产量
Q
VCCO
级联
级联
VBB
VBB
图1.级联互连架构
级联多个E195s
为了增加E195的可编程范围，
内部级联电路已被列入。该电路
允许多个E195s的无级联
无需任何外部选通。此外，这种能力
要求每个加入E195只多了一个地址线。
显然，级联多个的pdc将导致较大的
可编程范围;然而，这种增加是在
牺牲一个较长的最小延迟。
图1示出了用于互连方案
级联两个E195s 。如可以看到的，这个方案可以
很容易地扩展为更大的E195链。对D
7
输入
在E195是串级控制引脚。与
图1中，在D的互连方案
7
被置位，它
信号需要一个较大的可编程范围比
是可以实现用一个单一的设备。
方框图的锁存部分的膨胀
如下图所示。使用该图的将简化
解释如何级联电路的工作原理。当
D
7
的芯片＃1的上面低，则级联输出也将
是低的，而级联条输出将是一个逻辑
高。在这种情况下，芯片＃ SET（设置）的MIN销2意志
可以断言，因此，所有的芯片＃锁存器2将
被复位，装置将被设置为它的最小延迟。
由于锁存器的复位和SET输入为
覆盖，对A的任何变化
0
–A
6
地址总线
没有影响的芯片＃2的操作。
芯片＃1，另一方面，将有两集的MIN
和SET MAX解除断言，这样的延迟会
完全由地址总线A控制
0
–A
6
。如果延迟
需要大于可与31.75栅极来实现
延迟（ 1111111对A
0
–A
6
地址总线），D-
7
会
置的信号，需要级联延迟到
接下来E195设备。当D
7
是断言，在设置最小
芯片＃ 2引脚将被拉高，延迟会
由受控
0
–A
6
地址总线。芯片＃ 1，对
另一方面，将其设定MAX引脚置位，导致
在设备的延迟是独立于A的
0
–A
6
地址总线。
当芯片＃ 1 SET MAX引脚置位时，D
0
和D
1
锁存器将同时锁存器的其余部分复位
将被置位。此外，为了保持单调性，一
附加的门延迟被选择在级联电路。
其结果是，当D
7
芯片＃1被断言时，延迟
增加了从31.75门到32门。 32门延迟
是最大延迟设定为E195 。
为了扩大这一连锁计划，以更多的设备，
人们只需将D
7
输入和级联
当前最显著E195的输出，以新
在相同的方式描绘在最显著E195
图1中仅除了逻辑是加
一行到地址总线的级联控制的
第二个PDC 。
5
级联
设置最小
EN
SET MAX
EN
设置最小
级联
IN
IN
SET MAX
D
5
D
6
D
7
QQ：2880707522 复制
