STPC
ELITE
X86核心通用PC兼容系统 - 上 - 芯片
s
s
s
功能强大的x86处理器
64位SDRAM控制器在100MHz
集成PCI北/南
桥控制器
ISA主/从/ DMA
16位本地总线接口LOW
成本和嵌入式应用
EIDE控制器
集成外设控制器
- DMA控制器
- 中断控制器
- 定时器/计数器
电源管理单元
I2C接口
16增强型通用I / O操作。
IEEE1149.1 JTAG
可编程输出时钟高达
135MHz
商业和工业TEM-
PERATURE值域
x86
CORE
主机I / F
L.B.
I / F
本地总线
ST
PC
EL
IT ê
s
s
s
s
PBGA388
s
s
s
s
s
逻辑图
s
ISA总线
描述
该STPC精英集成了一个完全静态的x86
处理器高达133 MHz的，完全兼容
标准的x86处理器，并结合了它
强大的芯片组，以提供一个通用的个人计算机
在单个设备上兼容的子系统。该
装置被装在一个388球栅阵列
（ PBGA ） 。
该STPC精英具有低电压操作
V
CORE
= 2.5V ，并具有5V容限I / O的（ 3.3V
输出电平） 。
ISA
I / F
IPC
PCI
I / F
PCI
I / F
EIDE
CTRL
EIDE
PCI
SDRAM
控制
PMU
JTAG
1.3发布 - 2002年1月29日
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
1/87
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
X86处理器核心
全静态32位5级流水线， 86
处理器完全兼容PC 。
最多可以访问外部存储器4GB 。
8KB的统一指令和数据高速缓冲存储器
与回写，通过写能力。
并行处理的整体浮点单元，
具有自动断电。
核心时钟速度高达100 MHz的在X1
时钟模式，在为133MHz x2模式。
全静态设计，动态时钟控制。
低功耗和系统管理模式。
SDRAM控制器
64位数据总线。
高达100MHz SDRAM的时钟速度。
支持高达128 MB的系统内存。
支持16位， 64位和128 - Mbit的回忆。
最多支持4个存储体。
支持缓冲，无缓冲，注册
的DIMM
4行写缓冲区的CPU ，以DRAM和PCI
以DRAM周期。
4行的读预取缓冲器PCI主人。
可编程延迟
对于DRAM参数可编程时序。
支持-8 ， -10 ， -12 ， -13 ， -15内存部分
支持1MB之间的内存漏洞
8MB的PCI / ISA总线。
PCI控制器
符合PCI 2.1规范。
集成的PCI仲裁接口。高达3
主人可以直接连接。外部逻辑
允许大于3的主人。
PCI周期到ISA总线的翻译。
ISA高手翻译启动周期
PCI 。
支持突发读取PCI主/写操作。
0.25X ， 0.33X和0.5X主机时钟PCI时钟。
ISA主/从
产生ISA时钟无论从
14.318MHz时钟振荡器或PCI时钟
支持可编程额外的等待状态
ISA周期
支持I / O的恢复时间为背靠背
I / O周期。
快速门A20和快速复位。
支持单一ROM中C，D或E.
块的股票与F功能块BIOS ROM 。
s
s
s
s
支持Flash ROM 。
支持ISA隐藏刷新。
缓冲DMA & ISA主循环，以减少
PCI和主机的带宽利用率
总线。 NSP标准。
16位I / O解码。
本地总线接口
复用ISA / DMA /定时器功能。
高速，低延迟总线。
支持32位的Flash爆裂。
16位数据总线与字的转向能力。
独立的内存和I / O地址空间。
可编程定时（主机时钟粒度）
支持16MB闪存2可缓存的银行
与引导块设备的阴影，以
0x000F0000.
2可编程Flash / EPROM芯片选择。
4可编程I / O芯片选择。
为Flash启动2级硬件密钥保护
块保护。
24位地址总线。
EIDE控制器
兼容EIDE （ATA -2）。
与IDE向后兼容（ ATA - 1 ） 。
最多支持4个IDE设备
支持PIO和总线主控IDE
并发通道操作（ PIO & DMA
模式） - 4 ×32 -bit缓存器每通道FIFO
支持11.1 / 16.6 MB / s的I / O通道
准备PIO数据传输。
总线主控与分散/聚集能力。
快速IDE驱动器多字DMA支持。
所有四个IDE设备单独驱动时序。
同时支持传统的&原生IDE模式。
支持超过528MB的大硬盘。
支持CD - ROM和磁带外设。
集成外设控制器
2X8237 / AT兼容7通道DMA
控制器。
2X8259 / AT兼容的中断控制器。
16个中断输入 - ISA和PCI 。
三8254兼容的定时器/计数器。
协处理器支持的错误逻辑。
支持外部RTC 。
电源管理
四种省电模式：开，打盹，
待机，挂起。
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
2/87
1.3发布 - 2002年1月29日
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
s
s
s
s
s
s
可编程系统活动检测器
支持SMM 。
支持STOPCLK 。
支持IO陷阱&重启。
独立的外围超时计时器
监视硬盘，串行&并行端口。
支持实时时钟，中断和DMA的唤醒
s
s
s
s
s
个GPIO
16增强型通用IO 。
JTAG功能
可编程GP-时钟
这个时钟可编程为频率高达
135兆赫。
1.3发布 - 2002年1月29日
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
3/87
4/87
1.3发布 - 2002年1月29日
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
概述
1.概述
在STPC精英的心脏是一个先进
它包括一个功能强大的x86处理器模块
随着64位的SDRAM处理器核心
控制器，高速PCI局部总线控制器
与工业标准的PC芯片组功能
（中断控制器， DMA控制器，间隔定时器
和ISA总线）和EIDE控制器。
处理器总线运行在的速度
处理器（×1模式），或速度的一半（×2模式）。
意法半导体的x86处理器核心
嵌有标准和特殊应用
外围模块在同一个硅芯片。该
芯具有对ST标准的所有功能
x86处理器的产品，包括低功率
系统管理模式（ SMM ） 。
系统管理模式（ SMM）提供
附加的中断和地址空间，可以是
用于系统电源管理或软件
外围设备的透明仿真。而
在分离的SMM地址空间中运行，则SMM
中断服务程序不干预可以执行
与操作系统或应用程序
程序。
“标准”的PC芯片组的功能（ DMA ，
中断控制器，定时器，电源管理
逻辑）被集成在x86处理器核心。
PCI总线是主数据通信链路
到STPC精英芯片。该STPC精英翻译
适当的主机总线I / O和存储器周期上
PCI总线。它也支持代
在PCI总线上的配置周期。该STPC
精英，作为PCI总线剂（主桥类） ，完全
符合PCI 2.1规范。芯片组
还实现了PCI强制性头
在类型0的PCI配置空间寄存器
易移植的PCI感知系统BIOS。该
设备包含一个PCI仲裁功能为3
外部PCI设备。
该STPC精英集成了ISA总线控制器。
外设模块，如并行和串行
通信端口，键盘控制器和
其他ISA设备可以通过访问
通过该总线STPC精英芯片组。
一个行业标准EIDE （ ATA 2 ）控制器
内置的STPC Elite和内部连接
经由PCI总线。
1.1 。存储器控制器
该STPC处理存储器中的数据（ DATA）的总线
直接控制从8到128兆字节。该
SDRAM控制器支持的访问
存储器银行向/从CPU （通过主机） 。
不支持奇偶校验。
SDRAM控制器只支持64位宽
记忆银行。
四个内存班克斯（如果DIMM的使用;单
单面或两个双面DIMM ）的支持
在以下配置中（见
表1-1 ）
SDRAM控制器支持缓冲或
无缓冲SDRAM但不EDO或FPM模式。
SDRAM芯片必须支持整页模式类型
访问。
该STPC内存控制器提供了各种
可编程SDRAM的参数，以允许
SDRAM接口，以用于不同的最优化
处理器总线速率SDRAM的速度等级和
CAS延迟。
表1-1 。内存配置
内存
银行规模
1Mx64
2Mx64
4Mx64
4Mx64
8Mx64
16Mx64
4Mx64
8Mx64
32Mx64
16Mx64
32Mx64
数
4
8
16
4
8
16
4
8
16
8
16
Organisa
化
1Mx16
2Mx8
4Mx4
2Mx16x2
4Mx8x2
8Mx4x2
64Mbits
1Mx16x4
2Mx8x4
4Mx4x4
2Mx16x2
128Mbits
4Mx8x4
16Mbits
设备
SIZE
1.2 。电源管理
该STPC优秀芯兼容的
先进
动力
管理
（ APM）的
说明书中通过提供一种标准方法
该BIOS能够控制所使用的功率
个人计算机。电源管理
单元（PMU ）模块
控制电力
消费，提供了一套全面的
功能，用于控制功率使用和
支持符合美国
环保局的能源之星
计算机程序。该PMU提供
下面的硬件结构，以协助
软件管理系统的电源
消费：
- 系统活性检测。
1.3发布 - 2002年1月29日
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
5/87
QQ：2881677436 复制
