STLVDS385
+ 3.3V可编程LVDS发送24位
平板显示器（ FPD ） LINK- 85MHZ
s
s
s
s
s
s
s
s
s
s
s
20至85 MHz的移位时钟支持
最佳的类集&的保持时间
TxINPUTs
Tx功率消耗<130毫瓦（典型值）
@ 85MHz的灰度
发射功率关断模式<200μW （最大值）
支持VGA ， SVGA ， XGA和单/
双像素SXGA 。
窄总线减少了线缆的尺寸和
成本
高达2.38 Gbps的吞吐量
高达297.5兆字节/秒带宽
345毫伏（典型值） SWING LVDS的设备
低EMI
PLL无需外部
组件
兼容TIA / EIA -644 LVDS
标准
TSSOP56
描述
该STLVDS385变送器转换的28位
LVCMOS / LVTTL数据转换4 LVDS（低
电压差分信号）数据流。一
锁相传输时钟在发送
用以上的第五LVDS数据流平行
订货代号
TYPE
STLVDS385BTR
温度
范围
-10至70℃
链接。的发送时钟的每个周期的28位
输入数据进行采样，并进行发送。在一
发送的85 MHz的时钟频率， 24位
RGB数据和液晶定时和控制的3位
数据（ FPLINE ， FPFRAME ， DRDY ）被发送
以每LVDS数据通道595 Mbps的速率。
使用85 MHz的时钟，数据吞吐量是
297.5 MB /秒。该发射器可
编程为上升沿频闪或下降
通过专用引脚边沿频闪。大国崛起
或下降沿频闪变送器间
与下降沿选通接收器工作
无需任何转换逻辑。
包
TSSOP56 （带&卷）
评论
2000件每卷
2004年2月
1/14
STLVDS385
引脚配置
引脚说明
PLN N°
1, 9, 26
2, 3, 4, 6, 7, 8, 10, 11, 12,
14, 15, 16, 18, 19, 20, 22,
23, 24, 25, 27, 28, 30, 50,
51, 52, 54, 55, 56
5, 13, 21, 29
17
31
32
33, 35
34
36, 43, 49
37, 41, 45, 47
38, 42, 46, 48
39
40
44
2/14
符号
V
CC
T
X
IN
GND
R_FB
TXCLKIN
PWRDWN
PLL GND
PLL V
CC
LVDS GND
TXOUT +
TxOUT-
TXCLK OUT +
TXCLK OUT-
LVDS V
CC
名称和功能
电源引脚的TTL逻辑电平
TTL电平输入。其中包括： 8红8绿，蓝8和4个控制lines-
FPLINE ， FPFRAME和DRDY （也被称为HSYNC， VSYNC ，
数据使能）
接地引脚为TTL逻辑电平
可编程频闪选择（见表1 ）
TTL电平时钟输入。引脚名称TXCLK IN
TTL电平输入。当有效（低投入）三态输出，
确保在断电的低电流
接地引脚的PLL
电源引脚PLL
接地引脚为LVDS输出
正LVDS差分数据输出
负LVDS差分数据输出
正LVDS差分时钟输出
负LVDS差分时钟输出
电源引脚LVDS输出
STLVDS385
表1可编程发送器
PLN
R_FB
R_FB
条件
R_FB = V
CC
R_FB = GND或NC
频闪状态
上升沿频闪
下降沿频闪
绝对最大额定值
符号
V
CC
V
I
V
DO
I
OSD
ESD
I
LATCH
T
J
T
英镑
电源电压
CMOS / TTL输入电压
LVDS驱动器输出电压
LVDS输出短路持续时间
HBM
EIAJ
闭锁公差
结温
存储温度范围
参数
价值
-0.3 4
-0.5至（Ⅴ
CC
+ 0.3)
-0.3 （V
CC
+ 0.3)
连续
7
500
± 300
+150
-65到+150
KV
V
mA
°C
°C
单位
V
V
V
绝对最大额定值超出这可能会损坏设备的价值。这些条件下的功能操作
不是暗示。
推荐工作条件
符号
V
CC
T
A
V
CC
f
TXCLKIN
电源电压
经营自由空气温度
电源噪声电压
TXCLKIN频率
20
参数
分钟。
3.0
0
典型值。
3.3
马克斯。
3.6
70
100
85
单位
V
°C
mV
PP
兆赫
推荐变送器输入特性
(V
CC
= 3.3V ，T
J
= -10 70 °C的条件
另有说明。典型值被称为至T
A
= 25°C)
符号
t
CIT
t
CIP
t
CIH
t
CIL
t
XIT
参数
TXCLK过渡时期（图5）
TXCLK期（图6）
TXCLK高时间（图6）
TXCLK低时（图6）
口TxIN过渡时间
分钟。
1.0
11.76
0.35T
0.35T
1.5
T
0.5T
0.5T
典型值。
马克斯。
6.0
50
0.65T
0.65T
6.0
单位
ns
ns
ns
ns
ns
电气特性
LVCMOS / LVTTL DC规格
(V
CC
= 3.3V ，T
J
= -10至70℃，除非另有说明。典型
值被称为至T
A
= 25°C)
符号
V
IH
V
IL
V
CL
I
I
参数
高电平输入电压
低电平输入电压
输入钳位电压
输入电流
I
CL
= -18mA
V
I
= 0.4 V， 2.5 V或
CC
V
I
= GND
-10
0
测试条件
分钟。
2.0
GND
-0.79
典型值。
马克斯。
V
CC
0.8
-1.5
10
单位
mV
mV
V
A
A
3/14
STLVDS385
发射器的开关特性
(V
CC
= 3.3V ，T
J
= -10至70℃ ，除非另有
指出。典型值被称为至T
A
= 25°C)
符号
t
LLHT
t
LLLT
t
TPP0
t
TPP1
t
TPP2
t
TPP3
t
TPP4
t
TPP5
t
TPP6
t
TPP0
t
TPP1
t
TPP2
t
TPP3
t
TPP4
t
TPP5
t
TPP6
t
TPP0
t
TPP1
t
TPP2
t
TPP3
t
TPP4
t
TPP5
t
TPP6
t
STC
t
HTC
t
CCD
t
CCD
t
JCC
参数
LVDS低到高的转变时间（图4）
LVDS高向低转换时间（图4）
对于第0位变送器输出脉冲位置
（图11 - 注3 ）
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
对于第0位变送器输出脉冲位置
（图11 - 注3 ）
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
对于第0位变送器输出脉冲位置
（图11 - 注3 ）
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
口TxIN安装程序TXCLK IN（图6）
口TxIN保持到TXCLK IN（图6）
TXCLK IN至TXCLK输出延迟（图7）中
TXCLK IN至TXCLK输出延迟（图7）中
发射器抖动周期到周期（图12 - 注4 ）
F = 85 MHz的
F = 65 MHz的
F = 40MHz的
T
A
= 25°C,
V
CC
= 3.3V
F = 85 MHz的
F = 65 MHz的
F = 40MHz的
-0.25
3.32
6.89
10.46
14.04
17.61
21.18
-0.20
2.00
4.20
6.39
8.59
10.79
12.99
-0.20
1.48
3.16
4.84
6.52
8.20
9.88
2.5
0
3.8
2.8
110
210
350
6.3
7.1
150
230
370
10
100
TEST
条件
分钟。
典型值。
0.75
0.75
0
3.57
7.14
10.71
14.29
17.86
21.43
0
2.20
4.40
6.59
8.79
10.99
13.19
0
1.68
3.36
5.04
6.72
8.40
10.08
马克斯。
1.5
1.5
0.25
3.82
7.39
10.96
14.54
18.11
21.68
0.20
2.40
4.60
6.79
8.99
11.19
13.99
0.20
1.88
3.56
5.24
6.92
8.60
10.28
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
t
锁相环
t
PDD
发射机锁相环集（图8）中
发射机关机延迟（图10）
ms
ns
注1：当前进器件引脚被定义为正。当期开出的器件引脚定义为负。电压参考地
除非另有规定（除V
OD
和
V
OD
).
注2 ： V
OS
以前称为V
CM
.
注3：最小和最大限制是基于在工艺，电压和温度的器件性能的统计分析
TURE范围。该参数的功能只考自动测试设备（ ATE ） 。
注4 ：该限制是基于在电源电压范围内设备的抖动响应的平台特性。输出时钟抖动
测量与施加到输入时钟信号，而数据输入开关± 3纳秒的周期到周期抖动（参见图15和16 ） 。一
为3ns的抖动时，表示从目前市面上大多数的图形控制器的VGA芯片的时钟边沿最坏的情况下跳。
注5 ：最坏的情况下测试图案产生的数字电路， LVDS I / O和CMOS / TTL I / O的最大切换。
注6： 16灰阶测试图测试器件的功耗为一个“典型的”LCD显示方式。测试图案近似信号
切换需要产生的在显示器16垂直条纹组。
注7：图1，图2示出一个下降沿数据选通（ TXCLK IN / RXCLK OUT）。
注8 ：推荐引脚信号的映射。客户可以选择以定义不同。
5/14
STLVDS385
+ 3.3V可编程LVDS发送24位
平板显示器（ FPD ） LINK- 85MHZ
s
s
s
s
s
s
s
s
s
s
s
20至85 MHz的移位时钟支持
最佳的类集&的保持时间
TxINPUTs
Tx功率消耗<130毫瓦（典型值）
@ 85MHz的灰度
发射功率关断模式<200μW （最大值）
支持VGA ， SVGA ， XGA和单/
双像素SXGA 。
窄总线减少了线缆的尺寸和
成本
高达2.38 Gbps的吞吐量
高达297.5兆字节/秒带宽
345毫伏（典型值） SWING LVDS的设备
低EMI
PLL无需外部
组件
兼容TIA / EIA -644 LVDS
标准
TSSOP56
描述
该STLVDS385变送器转换的28位
LVCMOS / LVTTL数据转换4 LVDS（低
电压差分信号）数据流。一
锁相传输时钟在发送
用以上的第五LVDS数据流平行
订货代号
TYPE
STLVDS385BTR
温度
范围
-10至70℃
链接。的发送时钟的每个周期的28位
输入数据进行采样，并进行发送。在一
发送的85 MHz的时钟频率， 24位
RGB数据和液晶定时和控制的3位
数据（ FPLINE ， FPFRAME ， DRDY ）被发送
以每LVDS数据通道595 Mbps的速率。
使用85 MHz的时钟，数据吞吐量是
297.5 MB /秒。该发射器可
编程为上升沿频闪或下降
通过专用引脚边沿频闪。大国崛起
或下降沿频闪变送器间
与下降沿选通接收器工作
无需任何转换逻辑。
包
TSSOP56 （带&卷）
评论
2000件每卷
2004年2月
1/14
STLVDS385
引脚配置
引脚说明
PLN N°
1, 9, 26
2, 3, 4, 6, 7, 8, 10, 11, 12,
14, 15, 16, 18, 19, 20, 22,
23, 24, 25, 27, 28, 30, 50,
51, 52, 54, 55, 56
5, 13, 21, 29
17
31
32
33, 35
34
36, 43, 49
37, 41, 45, 47
38, 42, 46, 48
39
40
44
2/14
符号
V
CC
T
X
IN
GND
R_FB
TXCLKIN
PWRDWN
PLL GND
PLL V
CC
LVDS GND
TXOUT +
TxOUT-
TXCLK OUT +
TXCLK OUT-
LVDS V
CC
名称和功能
电源引脚的TTL逻辑电平
TTL电平输入。其中包括： 8红8绿，蓝8和4个控制lines-
FPLINE ， FPFRAME和DRDY （也被称为HSYNC， VSYNC ，
数据使能）
接地引脚为TTL逻辑电平
可编程频闪选择（见表1 ）
TTL电平时钟输入。引脚名称TXCLK IN
TTL电平输入。当有效（低投入）三态输出，
确保在断电的低电流
接地引脚的PLL
电源引脚PLL
接地引脚为LVDS输出
正LVDS差分数据输出
负LVDS差分数据输出
正LVDS差分时钟输出
负LVDS差分时钟输出
电源引脚LVDS输出
STLVDS385
表1可编程发送器
PLN
R_FB
R_FB
条件
R_FB = V
CC
R_FB = GND或NC
频闪状态
上升沿频闪
下降沿频闪
绝对最大额定值
符号
V
CC
V
I
V
DO
I
OSD
ESD
I
LATCH
T
J
T
英镑
电源电压
CMOS / TTL输入电压
LVDS驱动器输出电压
LVDS输出短路持续时间
HBM
EIAJ
闭锁公差
结温
存储温度范围
参数
价值
-0.3 4
-0.5至（Ⅴ
CC
+ 0.3)
-0.3 （V
CC
+ 0.3)
连续
7
500
± 300
+150
-65到+150
KV
V
mA
°C
°C
单位
V
V
V
绝对最大额定值超出这可能会损坏设备的价值。这些条件下的功能操作
不是暗示。
推荐工作条件
符号
V
CC
T
A
V
CC
f
TXCLKIN
电源电压
经营自由空气温度
电源噪声电压
TXCLKIN频率
20
参数
分钟。
3.0
0
典型值。
3.3
马克斯。
3.6
70
100
85
单位
V
°C
mV
PP
兆赫
推荐变送器输入特性
(V
CC
= 3.3V ，T
J
= -10 70 °C的条件
另有说明。典型值被称为至T
A
= 25°C)
符号
t
CIT
t
CIP
t
CIH
t
CIL
t
XIT
参数
TXCLK过渡时期（图5）
TXCLK期（图6）
TXCLK高时间（图6）
TXCLK低时（图6）
口TxIN过渡时间
分钟。
1.0
11.76
0.35T
0.35T
1.5
T
0.5T
0.5T
典型值。
马克斯。
6.0
50
0.65T
0.65T
6.0
单位
ns
ns
ns
ns
ns
电气特性
LVCMOS / LVTTL DC规格
(V
CC
= 3.3V ，T
J
= -10至70℃，除非另有说明。典型
值被称为至T
A
= 25°C)
符号
V
IH
V
IL
V
CL
I
I
参数
高电平输入电压
低电平输入电压
输入钳位电压
输入电流
I
CL
= -18mA
V
I
= 0.4 V， 2.5 V或
CC
V
I
= GND
-10
0
测试条件
分钟。
2.0
GND
-0.79
典型值。
马克斯。
V
CC
0.8
-1.5
10
单位
mV
mV
V
A
A
3/14
STLVDS385
发射器的开关特性
(V
CC
= 3.3V ，T
J
= -10至70℃ ，除非另有
指出。典型值被称为至T
A
= 25°C)
符号
t
LLHT
t
LLLT
t
TPP0
t
TPP1
t
TPP2
t
TPP3
t
TPP4
t
TPP5
t
TPP6
t
TPP0
t
TPP1
t
TPP2
t
TPP3
t
TPP4
t
TPP5
t
TPP6
t
TPP0
t
TPP1
t
TPP2
t
TPP3
t
TPP4
t
TPP5
t
TPP6
t
STC
t
HTC
t
CCD
t
CCD
t
JCC
参数
LVDS低到高的转变时间（图4）
LVDS高向低转换时间（图4）
对于第0位变送器输出脉冲位置
（图11 - 注3 ）
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
对于第0位变送器输出脉冲位置
（图11 - 注3 ）
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
对于第0位变送器输出脉冲位置
（图11 - 注3 ）
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
口TxIN安装程序TXCLK IN（图6）
口TxIN保持到TXCLK IN（图6）
TXCLK IN至TXCLK输出延迟（图7）中
TXCLK IN至TXCLK输出延迟（图7）中
发射器抖动周期到周期（图12 - 注4 ）
F = 85 MHz的
F = 65 MHz的
F = 40MHz的
T
A
= 25°C,
V
CC
= 3.3V
F = 85 MHz的
F = 65 MHz的
F = 40MHz的
-0.25
3.32
6.89
10.46
14.04
17.61
21.18
-0.20
2.00
4.20
6.39
8.59
10.79
12.99
-0.20
1.48
3.16
4.84
6.52
8.20
9.88
2.5
0
3.8
2.8
110
210
350
6.3
7.1
150
230
370
10
100
TEST
条件
分钟。
典型值。
0.75
0.75
0
3.57
7.14
10.71
14.29
17.86
21.43
0
2.20
4.40
6.59
8.79
10.99
13.19
0
1.68
3.36
5.04
6.72
8.40
10.08
马克斯。
1.5
1.5
0.25
3.82
7.39
10.96
14.54
18.11
21.68
0.20
2.40
4.60
6.79
8.99
11.19
13.99
0.20
1.88
3.56
5.24
6.92
8.60
10.28
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
t
锁相环
t
PDD
发射机锁相环集（图8）中
发射机关机延迟（图10）
ms
ns
注1：当前进器件引脚被定义为正。当期开出的器件引脚定义为负。电压参考地
除非另有规定（除V
OD
和
V
OD
).
注2 ： V
OS
以前称为V
CM
.
注3：最小和最大限制是基于在工艺，电压和温度的器件性能的统计分析
TURE范围。该参数的功能只考自动测试设备（ ATE ） 。
注4 ：该限制是基于在电源电压范围内设备的抖动响应的平台特性。输出时钟抖动
测量与施加到输入时钟信号，而数据输入开关± 3纳秒的周期到周期抖动（参见图15和16 ） 。一
为3ns的抖动时，表示从目前市面上大多数的图形控制器的VGA芯片的时钟边沿最坏的情况下跳。
注5 ：最坏的情况下测试图案产生的数字电路， LVDS I / O和CMOS / TTL I / O的最大切换。
注6： 16灰阶测试图测试器件的功耗为一个“典型的”LCD显示方式。测试图案近似信号
切换需要产生的在显示器16垂直条纹组。
注7：图1，图2示出一个下降沿数据选通（ TXCLK IN / RXCLK OUT）。
注8 ：推荐引脚信号的映射。客户可以选择以定义不同。
5/14
QQ：2881677436 复制
