STK22C48
2Kx8自动存储的nvSRAM
特点
25 ， 45纳秒读取访问&读/写周期时间
无限的读/写耐用性
自动非易失性
商店
电力损耗
- 非易失性
商店
在硬件控制
自动
召回
到SRAM将开机
无限RECALL周期
100万
商店
周期
100年非易失性数据保留
单5.0V + 10 ％工作
商业，工业，军事
温度
28引脚300密耳SOIC或330密耳SOIC （ RoHS-
兼容）
描述
该SIMTEK STK22C48是一个16Kb的快速静态RAM与
包括非易失性量子阱存储元件
与每个存储器单元。
SRAM中提供了快速访问&的循环时间，
易用性，和无限的读&写入寿命
一个正常的SRAM 。
数据自动地传送到所述非易失性stor-
当检测到的功率损耗年龄细胞（在
商店
操作）。上电时，数据是自动
恢复到SRAM （在
召回
操作）。两
商店
和RECALL操作也可
在软件控制下。
该SIMTEK的nvSRAM是第一个单片无vola-
瓷砖的内存来提供无限的写入和读取。这是
最高性能，最可靠的非易失性
可用内存。
框图
V
CCx中
V
帽
量子阱
32 x 512
动力
控制
A
5
A
6
A
7
A
8
A
9
行解码器
商店
静态RAM
ARRAY
32 x 512
召回
商店/
召回
控制
HSB
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
输入缓冲器
列I / O
COLUMN DEC
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
本产品符合每个规格
术语SIMTEK标准保修。该产品
已完成SIMTEK内部资格测试
并已达到生产状态。
1
文件控制＃ ML0004版本2.0
2008年2月
STK22C48
销刀豆网络gurations
V
帽
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
（ TOP）
V
CCx中
W
HSB
A
8
A
9
NC
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
28引脚300密耳SOIC
28引脚330密耳SOIC
引脚说明
引脚名称
A
10
-A
0
DQ
7
-DQ
0
E
W
G
V
CC
V
SS
输入
I / O
输入
输入
输入
电源
电源
I / O
描述
地址： 11地址输入的nvSRAM阵列中选择2048字节1
数据：双向8位数据总线，用于访问所述的nvSRAM
芯片使能：活动低辐射输入选择器
写使能：将活性低水使上DQ管脚的数据将被写入的地址
位置锁定由E的下降沿
输出使能：有源低G输入使能数据输出缓冲器中读取周期。
德主张摹高造成的DQ引脚为三态。
电源： 5.0V ， ±10 ％
地
文件控制＃ ML0004版本2.0
2008年2月
2
STK22C48
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 -0.6V至（Ⅴ
CC
+ 0.5V)
在DQ电压
0-7
或HSB 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至（Ⅴ
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 15毫安
封装热特性 - 请参阅网站在http://www.simtek.com
注一：强调高于绝对最大额定在“上市
英格斯“，可能对器件造成永久性损坏。这是一个应力
只有等级，并且该装置的条件下的功能操作
超出本规范的业务部门所标明
是不是暗示。暴露在绝对最大额定值条件下，
长时间会影响其可靠性。
DC特性
符号
I
CC1b
I
CC2c
I
CC3b
I
CC4c
I
SB1d
I
SB2d
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
V
BL
T
A
V
帽
参数
平均V
CC
当前
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
帽
自动存储在当前
周期
平均V
CC
当前
（待机，骑自行车TTL电平输入）
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
在HSB输出逻辑“ 0 ”电压
工作温度
存储容量
0
61
2.2
V
SS
– .5
2.4
0.4
0.4
70
220
–40
61
广告
民
最大
85
65
3
10
2
25
18
1.5
±1
±5
V
CC
+ .5
0.8
2.2
V
SS
– .5
2.4
0.4
0.4
85
220
产业
民
最大
90
65
3
10
2
26
19
1.5
±1
±5
V
CC
+ .5
0.8
单位
mA
mA
mA
mA
mA
mA
mA
mA
μA
μA
V
V
V
V
V
°C
μF
(V
CC
= 5.0V
±
10%)
e
笔记
t
AVAV
= 25ns的
t
AVAV
=为45nS
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
所有的输入无关
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安除了HSB
I
OUT
除了HSB = 8毫安
I
OUT
= 3毫安
5伏额定， 68
μF+20%/-10%
喃。
注B：
注意：C ：
注意D：
注E：
I
CC1
我
CC3
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
I
CC2
我
CC4
需要进行相应的持续时间的平均电流
商店
周期（T
商店
) .
E
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
V
CC
参考水平在整个数据表是指V
CC
如果这就是由电源连接，或V
帽
如果V
CC
被连接到地。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .0V到3V
输入上升和下降时间
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
480欧姆
产量
255欧姆
30 pF的
INCLUDING
范围和
灯具
电容
f
符号
C
IN
C
OUT
参数
输入电容
输出电容
(T
A
= 25 ° C，F = 1.0MHz的）
最大
8
7
单位
pF
pF
条件
ΔV
= 0到3V
ΔV
= 0到3V
图1
:
AC输出负载
注F：
这些参数是保证，但未经测试。
文件控制＃ ML0004版本2.0
2008年2月
3
STK22C48
SRAM写周期＃ 1 & ＃ 2
符号
号
#1
#2
Alt键。
参数
民
最大
民
最大
(V
CC
= 5.0V
±
10%)
e
STK22C48-25
STK22C48-45
单位
12
13
14
15
16
17
18
19
20
21
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZ I，J
t
WHQX
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
25
20
20
10
0
20
0
0
10
5
45
30
30
15
0
30
0
0
15
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。
注K： é或W必须是
≥
V
IH
在地址转换。
注L： HSB必须在SRAM写周期高。
的SRAM写周期＃ 1：
硬件控制
K，L
12
t
AVAV
地址
14
t
ELWH
E
17
t
AVWH
13
t
WLWH
15
t
DVWH
DATA IN
20
t
WLQZ
数据输出
以前的数据
高阻抗
数据有效
19
t
WHAX
18
t
AVWL
W
16
t
WHDX
21
t
WHQX
SRAM写周期＃ 2 ：
E受控
K，L
12
t
AVAV
地址
18
t
AVEL
E
14
t
ELEH
19
t
EHAX
17
t
AVEH
W
13
t
WLEH
15
t
DVEH
16
t
EHDX
数据有效
高阻抗
DATA IN
数据输出
文件控制＃ ML0004版本2.0
2008年2月
5
STK22C48
2Kx8自动存储的nvSRAM
特点
25 ， 45纳秒读取访问&读/写周期时间
无限的读/写耐用性
自动非易失性
商店
电力损耗
- 非易失性
商店
在硬件控制
自动
召回
到SRAM将开机
无限RECALL周期
100万
商店
周期
100年非易失性数据保留
单5V ±10 ％工作
商业，工业，军事
温度
28引脚300密耳SOIC或330密耳SOIC （ RoHS-
兼容）
描述
该SIMTEK STK22C48是一个16Kb的快速静态RAM与
包括非易失性量子阱存储元件
与每个存储器单元。
SRAM中提供了快速访问&的循环时间，
易用性，和无限的读&写入寿命
一个正常的SRAM 。
数据自动地传送到所述非易失性stor-
当检测到的功率损耗年龄细胞（在
商店
操作）。上电时，数据是自动
恢复到SRAM （在
召回
操作）。两
商店
和RECALL操作也可
在软件控制下。
该SIMTEK的nvSRAM是第一个单片无vola-
瓷砖的内存来提供无限的写入和读取。这是
最高性能，最可靠的非易失性
可用内存。
框图
V
CCx中
V
帽
量子阱
32 x 512
动力
控制
A
5
A
6
A
7
A
8
A
9
行解码器
商店
静态RAM
ARRAY
32 x 512
召回
商店/
召回
控制
HSB
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
输入缓冲器
列I / O
COLUMN DEC
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
本产品符合每个规格
术语SIMTEK标准保修。该产品
已完成SIMTEK内部资格测试
并已达到生产状态。
1
文件控制＃ ML0004版本0.3
2007年2月
STK22C48
销刀豆网络gurations
V
帽
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CCx中
W
HSB
A
8
A
9
NC
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
28引脚300密耳SOIC
28引脚330密耳SOIC
引脚名称
引脚名称
A
10
-A
0
DQ
7
-DQ
0
E
W
G
V
CC
V
SS
输入
I / O
输入
输入
输入
电源
电源
I / O
描述
地址： 11地址输入的nvSRAM阵列中选择2048字节1
数据：双向8位数据总线，用于访问所述的nvSRAM
芯片使能：活动低辐射输入选择器
写使能：将活性低水使上DQ管脚的数据将被写入的地址
位置锁定由E的下降沿
输出使能：有源低G输入使能数据输出缓冲器中读取周期。
德主张摹高造成的DQ引脚为三态。
电源： 5.0V ， ±10 ％
地
文件控制＃ ML0004版本0.3
2007年2月
2
STK22C48
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 -0.6V至（Ⅴ
CC
+ 0.5V)
在DQ电压
0-7
或HSB 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至（Ⅴ
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大额定在“上市
英格斯“，可能对器件造成永久性损坏。这是一个应力
只有等级，并且该装置的条件下的功能操作
超出本规范的业务部门所标明
是不是暗示。暴露在绝对最大额定值条件下，
长时间会影响其可靠性。
DC特性
广告
符号
I
CC1b
I
CC2c
I
CC3b
I
CC4c
I
SB1d
I
SB2d
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
V
BL
T
A
参数
民
平均V
CC
当前
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
帽
自动存储在当前
周期
平均V
CC
当前
（待机，骑自行车TTL电平输入）
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
在HSB输出逻辑“ 0 ”电压
工作温度
0
2.2
V
SS
– .5
2.4
0.4
0.4
70
–40
85
65
3
10
2
25
18
1.5
±1
±5
V
CC
+ .5
0.8
2.2
V
SS
– .5
2.4
0.4
0.4
85
最大
民
90
65
3
10
2
26
19
1.5
±1
±5
V
CC
+ .5
0.8
最大
mA
mA
mA
mA
mA
mA
mA
mA
μA
μA
V
V
V
V
V
°C
产业
单位
(V
CC
= 5.0V
±
10%)
e
笔记
t
AVAV
= 25ns的
t
AVAV
=为45nS
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
所有的输入无关
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安除了HSB
I
OUT
除了HSB = 8毫安
I
OUT
= 3毫安
注B：
注意：C ：
注意D：
注E：
I
CC1
我
CC3
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
I
CC2
我
CC4
需要进行相应的持续时间的平均电流
商店
周期（T
商店
) .
E
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
V
CC
参考水平在整个数据表是指V
CCx中
如果这就是由电源连接，或V
帽
如果V
CCx中
被连接到
地面上。
5.0V
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间。
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
480欧姆
产量
255欧姆
30 pF的
INCLUDING
范围和
灯具
电容
符号
C
IN
C
OUT
f
(T
A
= 25 ° C，F = 1.0MHz的）
最大
8
7
单位
pF
pF
条件
ΔV
= 0到3V
ΔV
= 0到3V
参数
输入电容
输出电容
注F：
这些参数是保证，但未经测试。
图1
:
AC输出负载
文件控制＃ ML0004版本0.3
2007年2月
3
STK22C48
符号
号
#1
14
15
16
17
18
19
20
21
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZ I，J
t
WHQX
#2
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
参数
民
20
10
0
20
0
0
10
5
最大
民
30
15
0
30
0
0
15
最大
ns
ns
ns
ns
ns
ns
ns
ns
STK22C48-25
STK22C48-45
单位
注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。
注K： é或W必须是
≥
V
IH
在地址转换。
注L： HSB必须在SRAM写周期高。
的SRAM写周期＃ 1：
硬件控制
K，L
12
t
AVAV
地址
14
t
ELWH
E
17
t
AVWH
13
t
WLWH
15
t
DVWH
DATA IN
20
t
WLQZ
数据输出
以前的数据
高阻抗
数据有效
19
t
WHAX
18
t
AVWL
W
16
t
WHDX
21
t
WHQX
SRAM写周期＃ 2 ：
E受控
K，L
12
t
AVAV
地址
18
t
AVEL
E
14
t
ELEH
19
t
EHAX
17
t
AVEH
W
13
t
WLEH
15
t
DVEH
16
t
EHDX
数据有效
高阻抗
DATA IN
数据输出
文件控制＃ ML0004版本0.3
2007年2月
5
STK22C48
16千位（ 2K ×8 ）自动存储的nvSRAM
特点
■
■
■
■
■
■
■
■
■
■
■
功能说明
赛普拉斯STK22C48是一个快速静态RAM与非易失性
元件中的每个存储单元。嵌入式非易失性
元素结合QuantumTrap技术生产
世界上最可靠的非易失性存储器。该SRAM提供
无限的读写周期，而独立的非易失性
数据驻留在高度可靠的QuantumTrap细胞。数据
从SRAM传输到非易失性元件（在
STORE操作）自动发生的断电。上
电时，数据被恢复到SRAM （该RECALL操作）
从非易失性存储器中。五金店开始于
在HSB引脚。
25 ns到45 ns的访问时间
在断电与外部68关闭自动STORE手
μF电容
商店到QuantumTrap 非易失性元件是由发起
软件，硬件，或自动存储在掉电
召回SRAM通过软件或上电启动
无限的读，写和RECALL周期
百万STORE周期来QuantumTrap
百年数据保存到QuantumTrap
单5V + 10 ％工作
商用和工业温度
28引脚300密耳（ 330万）的SOIC封装
符合RoHS标准
逻辑框图
量子阱
32 X 512
A
5
A
6
A
7
A
8
A
9
V
CC
V
帽
商店
动力
控制
商店/
召回
控制
行解码器
静态RAM
ARRAY
32 X 512
召回
HSB
DQ
0
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
列I / O
输入缓冲器
DQ
1
COLUMN DEC
A
0
A
1
A
2
A
3
A
4
A
10
OE
CE
WE
赛普拉斯半导体公司
文件编号： 001-51000修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二零零九年一月三十日
[+ ]反馈
STK22C48
销刀豆网络gurations
图1.引脚图 - 28引脚SOIC
V
帽
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ0
DQ1
DQ2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
V
CC
WE
HSB
A
8
A
9
NC
OE
A
10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
28-SOIC
顶视图
（不按比例）
23
22
21
20
19
18
17
16
15
表1.引脚定义
引脚名称
A
0
–A
10
DQ
0
-DQ
7
WE
CE
OE
V
SS
V
CC
HSB
W
E
G
ALT
IO类型
输入
输入
输入
输入
地
描述
地址输入。
用于选择的2048个字节的nvSRAM之一。
写使能输入，低电平有效。
当芯片被使能和WE为低时，在IO数据
标签写入到特定地址的位置。
芯片使能输入，低电平有效。
当低，选择芯片。当HIGH ，取消选择的芯片。
输出使能，低电平有效。
该低电平有效OE输入使能数据输出缓冲器中
读周期。拉高OE HIGH导致IO引脚三态。
地面的装置。
该装置被连接到该系统的地面。
输入或输出
双向数据IO线。
作为根据操作的输入或输出线路。
电源
电源输入到该设备。
输入或输出
五金店忙（ HSB ） 。
低电平时，此输出表明五金店正在进行中。
当拉低外部向芯片时，它启动一个非易失STORE操作。弱内
上拉电阻保持这个引脚为高电平，如果没有连接（连接可选）。
电源
自动存储电容。
提供电源的nvSRAM在断电时存储在SRAM数据
到非易失性元件。
无连接
无连接。
该管脚没有连接到模具上。
V
帽
NC
文件编号： 001-51000修订版**
第14页2
[+ ]反馈
STK22C48
设备操作
该STK22C48的nvSRAM是由两个功能康波
堂费成对在相同的物理单元中。这是一个SRAM
存储器单元和一个非易失性QuantumTrap细胞。该SRAM
存储单元作为一个标准的快速静态RAM 。在数据
SRAM被转移至非易失性的细胞（对STORE
操作）或从非易失性细胞到SRAM（该RECALL
操作）。这种独特的架构允许存储和
召回所有单元并联。在STORE和RECALL
操作的SRAM读与写操作被禁止。该
STK22C48支持无限读取和写入类似
典型的SRAM 。此外，它提供了无限的RECALL操作
从非易失性细胞和多达百万商店系统蒸发散
操作。
图2.自动存储模式
SRAM读
该STK22C48执行一个读周期，每当CE和OE是
低，而WE和HSB是HIGH 。地址指定的
引脚
0–10
确定访问的2048个数据字节。当
读由地址转换启动的，则输出是有效
吨的延迟之后
AA
（读周期1 ） 。如果读通过CE启动
或OE ，则输出在t有效
ACE
或者在t
美国能源部
，以较迟者为准
（读周期2 ） 。数据输出一再响应地址
内T改变
AA
无需跃迁存取时间
系统蒸发散在任何控制输入引脚，并保持有效，直到另一个
地址变更或直到CE或OE变为高电平，否则我们还是
HSB被拉低。
SRAM写
写周期完成时CE和WE低，
HSB高。地址输入必须在进入之前稳定
写周期，必须保持稳定，直到CE或WE
变为高电平的周期的末尾。在共用的IO中的数据
DQ引脚
0–7
被写入到存储器中，如果它具有有效吨
SD
日前
一个我们控制写入或CE年底前结束
控制写入。请OE高在整个写周期
避免常见的IO线数据总线争。如果OE保持低电平，
内部电路断开输出缓冲器吨
HZWE
之后，我们去
低。
在系统上电模式下， V
CC
和V
帽
被连接到
没有68 + 5V电源
μF
电容。在这种模式下，
该STK22C48的自动存储功能工作所存储的
充电系统作为动力下降。用户必须，但是，
保证V
CC
不低于3.6V时的10毫秒
STORE周期。
为了防止不必要的存储操作，自动存储
与那些由外部驱动HSB LOW启动被忽略，
除非至少有一个
写
操作发生以来最
最近存储或调用周期。一个可选的上拉电阻
显示连接到HSB 。这是用于发信号的系统，该系统
在自动存储周期正在进行中。
自动存储禁止模式
如果不需要对功率损失的自动商店，则V
CC
被连接到地和+ 5V被施加到V
帽
（图
3).
这是
所述自动存储禁止模式，其中自动存储功能是
禁用。如果STK22C48在此配置中并引用操作
分配办法，以V
CC
被改变到V
帽
在本数据手册。
在这种模式下，存储操作触发的HSB引脚。
这是不允许的这三个选项之间切换“
飞“ 。
自动存储操作
在正常操作期间，该器件消耗的电流从V
CC
to
充电连接至V的电容器
帽
引脚。此存储
充电所使用的芯片来执行单个STORE操作。
如果在V的电压
CC
引脚低于V
开关
中，部分
自动断开V
帽
引脚从V
CC
。商店
启动与由V提供的功率运行
帽
电容。
图2
示出了存储电容器的正确连接
(V
帽
）自动存储操作。电荷存储电容器
68 μF和220 μF （ + 20 ％ ），额定电压为6V之间应该是
文件编号： 001-51000修订版**
第14页3
[+ ]反馈
STK22C48
图3.自动存储禁止模式
数据保护
在STK22C48在低电压保护，从数据损坏
通过抑制所有外部发起的商店和写入条件
操作。在低电压条件被检测到当V
CC
is
小于V
开关
。如果STK22C48处于写模式（既CE
而我们低）在上电时后召回或商店后，
写被禁止，直至行政长官一负跳变或WE是
检测到。这可以防止意外的功率时写道：
或欠压条件。
噪声考虑
该STK22C48是一种高速内存。它必须具有高
约0.1μF高频旁路电容连接
V之间
CC
和V
SS,
使用线索和痕迹是短
成为可能。如同所有的高速CMOS集成电路，小心路由
电源，接地和信号降低电路噪声。
硬件保护
该STK22C48提供硬件保护，防止意外
在低电压条件STORE操作和SRAM写入
系统蒸发散。当V
帽
＆ LT ; V
开关
所有外部发起STORE
操作和SRAM写操作被禁止。自动存储可
通过把VCC对地和应用+ 5V完全禁用
V
帽
。这是自动存储禁止模式;在这种模式下，存储
只能通过使用该软件明确要求启动
序列或HSB销。
五金店（ HSB ）操作
该STK22C48提供了HSB引脚用于控制和
在确认存储操作。在HSB引脚用于
请求五金店周期。当HSB引脚驱动
低时， STK22C48有条件启动STORE操作
吨后
延迟
。实际STORE周期只有开始，如果在写
SRAM发生上次存储或调用周期。该
HSB引脚还可以作为一个开漏驱动器的内部驱动
低，表明处于忙碌状态，而STORE （由启动
任何装置）正在进行中。拉起该引脚与外部10K
欧姆的电阻到V
帽
如果HSB用作驱动程序。
SRAM的读写操作，这是正在进行时
HSB驱动至低电平以任何方式被给定的时间来完成
启动之前的存储操作。经过HSB变为低电平，
在STK22C48继续SRAM操作在t
延迟
。中
t
延迟
，多个SRAM读操作发生。如果是写
在HSB时被拉低的进步，它允许时间t
延迟
to
完整的。然而，任何SRAM写入周期后要求
HSB变为低电平被禁止，直到HSB返回高电平。
在任何商店的操作，不管它是如何发起的，
在STK22C48继续推动HSB引脚为低电平，释放它
只有当存储完成。完成后存放
操作时， STK22C48仍然禁止，直到HSB引脚
返回高电平。
HSB如果不使用，则悬空。
较低的平均有功功率
CMOS技术提供了STK22C48的好处
绘制显著较少的电流，当它被循环在时间较长
超过50纳秒。
图4
显示我的关系
CC
和
读或写周期时间。最坏情况下的电流消耗
所示的CMOS和TTL电平输入（商业temper-
ATURE范围， Vcc = 5.5V ，在芯片100％占空比使能） 。只
当芯片被禁用备用电流被绘制。整体
由STK22C48得出平均电流取决于
以下项目：
■
■
■
■
■
■
■
芯片的占空比使
总的周期率的访问
的读写比
CMOS与TTL电平输入
工作温度
在V
CC
水平
IO负载
硬件RECALL （上电）
在上电期间或之后的任何低功耗状态（V
CC
＆ LT ;
V
RESET
） ，一个内部调出请求被锁定。当V
CC
再次超过V的检测电压
开关
，召回
会自动启动，并采取吨
HRECALL
来完成。
文件编号： 001-51000修订版**
第14页4
[+ ]反馈
STK22C48
图4.当前对循环时间（读）
设备驱动HSB低为20纳秒，在一个商店的发作。
当STK22C48被连接用于自动存储的操作
（系统V
CC
连接到V
CC
和68
μF
电容上的V
帽
)
和V
CC
十字V
开关
下来的方式， STK22C48
企图拉HSB低。如果HSB实际上并没有得到如下
V
IL
，部分停止试图拉HSB低和中止STORE
尝试。
最佳实践
的nvSRAM产品得到了有效的超过15年使用。
而易用性是该产品的主要价值体系之一，
所获得的经验正在与数百个应用程序有
导致了以下建议作为最佳做法：
■
图5.电流与循环时间（写）
非易失性细胞中的nvSRAM被编程的
最后的测试和质量保证过程中试验楼。来
检查程序在客户或合同制造商的
网站有时会重新编程这些值。最后NV图案
通常重复AA ， 55 ， 00 ， FF ，A5或5A的图案。该
最终产品的固件不应该假设的NV阵列
一组编程状态。该检查内存例程
内容的值来确定第一时间的系统配置，
冷或热启动状态，等等，必须始终编程
独特的NV模式（例如，复杂的4个字节的46个图案
E6 49 53 （十六进制）或多个随机字节）作为最终的系统的一部分的
生产测试，以确保这些系统的工作程序
始终。
开机启动固件程序应该重写的nvSRAM
成期望的状态。而该NVSRAM出厂时预设
状态，最好的做法是重新改写的nvSRAM进入
作为一种保障，以免事件可能翻转理想状态
位在不经意间（程序错误，来料检验程序，
等等） 。
在V
帽
本数据表中指定的值包括最小
和的最大值的大小。最好的做法是符合这个
要求和不超过最大V
帽
因为价值
较高的冲击电流可能会减少的可靠性
内部晶体管。谁希望客户使用较大
V
帽
值，以确保没有多余的存储电荷应
讨论他们的V
帽
尺寸选择与赛普拉斯。
■
■
防止商店
这家商店的功能是通过举办HSB高配禁用
驾驶员能够采购30毫安在第五
OH
中的至少2.2V ，
因为它必须压倒内部上拉下来的设备。这
表2.硬件模式选择
CE
H
L
L
X
WE
X
H
L
X
HSB
H
H
H
L
A10–A0
X
X
X
X
模式
未选择
读SRAM
写入SRAM
非易失性商店
IO
输出高Z
输出数据
输入数据
输出高Z
动力
待机
活跃
[1]
活跃
I
CC2[2]
笔记
1. I / O状态假定OE < V
IL
。非易失性周期的激活不依赖于操作环境的状态。
2.发生HSB STORE操作只有一个SRAM写入是自上个非易失性周期完成。后保存（如果有的话）完成，部分进入待机模式，
禁止所有的操作，直到HSB上升。
文件编号： 001-51000修订版**
第14页5
[+ ]反馈
QQ：2881677436 复制
