STK14C88
32Kx8自动存储的nvSRAM
特点
25 ， 35 ， 45纳秒读取访问&读/写周期时间
无限的读/写耐用性
掉电时自动非易失性存储
非易失性存储在硬件或
软件控制
自动恢复到SRAM将开机
无限RECALL周期
100万存储周期
100年非易失性数据保留
单5V ±10 ％电源
商业，工业，军用温度
32引脚300密耳SOIC （符合RoHS标准）
32引脚CDIP和LCC封装
描述
该SIMTEK STK14C88是256KB的快速静态RAM
具有非易失性的量子阱的存储元件
包括与每个存储器单元。
SRAM中提供了快速访问&的循环时间，
易用性和无限的读&写入寿命
一个正常的SRAM 。
数据自动地传送到所述非易失性stor-
当检测到的功率损耗年龄细胞（对STORE
操作）。上电时，数据是自动
恢复到SRAM （该RECALL操作）。两
STORE和RECALL操作也可
在软件控制下。
该SIMTEK的nvSRAM是第一个单片无vola-
瓷砖的内存来提供无限的写入和读取。这是
最高性能，最可靠的非易失性
可用内存。
框图
V
CCx中
量子阱
512 x 512
V
帽
A
5
A
6
A
7
A
8
A
9
A
11
A
12
A
13
A
14
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
动力
控制
行解码器
商店
静态RAM
ARRAY
512 x 512
召回
商店/
召回
控制
HSB
输入缓冲器
列I / O
COLUMN DEC
软件
检测
A
0
- A
13
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
本产品符合每个规格
术语SIMTEK标准保修。该产品
已完成SIMTEK内部资格测试
并已达到生产状态。
1
文件控制＃ ML0014版本0.3
2007年2月
STK14C88
销刀豆网络gurations
V
帽
A
14
A
12
A
7
A
6
A
5
A
4
A
3
NC
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CCx中
HSB
W
A
13
A
8
A
9
A
11
G
NC
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
32引脚450密耳LCC
32引脚300密耳SOIC
32引脚300密耳CDIP
引脚说明
引脚名称
A
14
-A
0
DQ
7
-DQ
0
E
W
G
V
CCx中
HSB
输入
I / O
输入
输入
输入
电源
I / O
I / O
描述
地址： 15地址输入的nvSRAM阵列中选择32,768字节1
数据：双向8位数据总线，用于访问所述的nvSRAM
芯片使能：活动低辐射输入选择器
写使能：将活性低水使上DQ管脚的数据将被写入的地址
位置锁定由E的下降沿
输出使能：有源低G输入使能数据输出缓冲器中读取周期。
德主张摹高造成的DQ引脚为三态。
电源： 5.0V ， ±10 ％
五金店忙：当该低输出指示存储过程中。当拉
低外部的芯片，它将启动一个非易失STORE操作。弱上拉电阻
如果保持不连接这个引脚为高电平。 （连接可选） 。
自动存储电容器：提供电源的nvSRAM从断电到存储数据的过程中
SRAM到非易失性存储元件。
地
V
帽
V
SS
电源
电源
文件控制＃ ML0014版本0.3
2007年2月，
2
STK14C88
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 - 0.6V至（V
CC
+ 0.5V)
在DQ电压
0-7
或HSB 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至（V
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大的“上市
“，可能对器件造成永久性损坏。这是一个
额定值只，设备的CON-功能操作
ditions高于在这个业务部门所标明
特定网络阳离子是不是暗示。暴露在绝对最大额定
长时间荷兰国际集团的条件可能会影响其可靠性。
DC特性
广告
符号
I
CC1b
参数
民
平均V
CC
当前
最大
97
80
70
3
10
2
30
25
22
1.5
±1
±5
2.2
V
SS
– .5
2.4
0.4
0.4
0
70
- 40/-55
V
CC
+ .5
0.8
2.2
V
SS
– .5
2.4
0.4
0.4
85/125
工业/
军事
民
最大
100
85
70
3
10
2
31
26
23
1.5
±1
±5
V
CC
+ .5
0.8
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
μA
μA
V
V
V
V
V
°C
单位
(V
CC
= 5.0V
±
10%)
e
笔记
t
AVAV
= 25ns的
t
AVAV
= 35ns的
t
AVAV
=为45nS
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
所有的输入无关
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为35ns ，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安除了HSB
I
OUT
除了HSB = 8毫安
I
OUT
= 3毫安
I
CC2c
I
CC3b
I
CC4c
I
SB1d
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
帽
自动存储在当前
周期
平均V
CC
当前
（待机，骑自行车TTL电平输入）
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
在HSB输出逻辑“ 0 ”电压
工作温度
I
SB2d
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
V
BL
T
A
注B：
注意：C ：
注意D：
注E：
I
CC1
我
CC3
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
I
CC2
我
CC4
需要进行相应的持续时间的平均电流
商店
周期（T
商店
) .
E
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
V
CC
参考水平在整个数据表是指V
CCx中
如果这就是由电源连接，或V
帽
如果V
CCx中
所配置
连接至接地。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间。
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
480欧姆
产量
255欧姆
30 pF的
INCLUDING
范围和
灯具
电容
f
符号
C
IN
C
OUT
参数
输入电容
输出电容
(T
A
= 25 ° C，F = 1.0MHz的）
最大
5
7
单位
pF
pF
条件
ΔV
= 0到3V
ΔV
= 0到3V
注F：
这些参数是保证，但未经测试。
图1
:
AC输出负载
文件控制＃ ML0014版本0.3
2007年2月
3
STK14C88
SRAM读周期＃ 1 & ＃ 2
符号
号
#1, #2
1
2
3
4
5
6
7
8
9
10
11
t
ELQV
t
AVAVg
t
AVQVh
t
GLQV
t
AXQXh
t
ELQX
t
EHQZi
t
GLQX
t
GHQZi
t
ELICCHf
t
EHICCLf
Alt键。
t
ACS
t
RC
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
t
OHZ
t
PA
t
PS
芯片使能存取时间
读周期时间
地址访问时间
输出使能到数据有效
地址变更后的输出保持
芯片使能到输出有效
芯片禁用到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
0
25
0
10
0
35
5
5
10
0
13
0
45
25
25
10
5
5
13
0
15
参数
民
最大
25
35
35
15
5
5
15
民
最大
35
45
45
20
民
最大
45
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
STK14C88-25
(V
CC
= 5.0V
±
10%)
e
STK14C88-35
STK14C88-45
单位
注G： W和HSB必须在SRAM写周期SRAM中读取周期的高与低。
注H： I / O状态假设E和G <
V
IL
和
W >
V
IH
;设备被连续地选择。
注一：测量
±
200mV的从稳态输出电压。
SRAM读周期1：
地址控
G，H
2
t
AVAV
地址
5
t
AXQX
DQ （ DATA OUT ）
3
t
AVQV
数据有效
SRAM读周期＃ 2 ：
E受控
g
2
t
AVAV
地址
6
t
ELQX
1
t
ELQV
11
t
EHICCL
7
t
EHQZ
E
G
4
8
t
GLQX
DQ （ DATA OUT ）
10
t
ELICCH
活跃
数据有效
t
GLQV
9
t
GHQZ
I
CC
待机
文件控制＃ ML0014版本0.3
2007年2月，
4
STK14C88
SRAM写周期＃ 1 & ＃ 2
符号
号
#1
12
13
14
15
16
17
18
19
20
21
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZ I，J
t
WHQX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
参数
民
25
20
20
10
0
20
0
0
10
5
最大
民
35
25
25
12
0
25
0
0
13
5
最大
民
45
30
30
15
0
30
0
0
15
最大
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
STK14C88-25
(V
CC
= 5.0V
±
10%)
e
STK14C88-35
STK14C88-45
单位
注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。
注K： é或W必须是
≥
V
IH
在地址转换。
注L： HSB必须在SRAM写周期高。
的SRAM写周期＃ 1：
硬件控制
K，L
12
t
AVAV
地址
14
t
ELWH
E
17
t
AVWH
13
t
WLWH
15
t
DVWH
DATA IN
20
t
WLQZ
数据输出
以前的数据
高阻抗
数据有效
19
t
WHAX
18
t
AVWL
W
16
t
WHDX
21
t
WHQX
SRAM写周期＃ 2 ：
E受控
K，L
12
t
AVAV
地址
18
t
AVEL
E
14
t
ELEH
19
t
EHAX
17
t
AVEH
W
13
t
WLEH
15
t
DVEH
16
t
EHDX
数据有效
高阻抗
DATA IN
数据输出
文件控制＃ ML0014版本0.3
2007年2月
5
QQ：2881677436 复制
