【STK14C88-M32K ×8自动存储NVSRAMQuantumTrap CMOS非易失性静态RA】,IC型号STK14C88-5L35M,STK14C88-5L35M PDF资料,STK14C88-5L35M经销商,ic,电子元器件-51电子网

STK14C88-M

32K ×8

自动存储

NVSRAM

QuantumTrap

CMOS

非易失性静态RAM

MIL-STD-883

特点

非易失性存储，而电池问题

为35ns ，并为45nS访问时间

“放手”自动

商店

与外部

68μF电容在电源关闭

商店

到EEPROM通过硬件启动，

软件或

自动存储

在掉电

召回

到SRAM启动的软件或

电力恢复

10毫安典型I

CC

在200ns的周期时间

无限的读，写和

召回

周期

100,000

商店

循环到EEPROM

10年的数据保存在EEPROM中

单5V ±10 ％工作

不敏感，电源开/关斜坡价格

从冲无数据丢失

32垫LCC和32引脚300密耳CDIP套餐

描述

该SIMTEK STK14C88 -M是一个快速静态

内存

与一位

非易失性，电可擦

舞会

元素

在每个静态存储单元中。该

SRAM

可以读取和写入的数量不受限制

倍，而独立的非易失性数据驻留在

EEPROM

。从数据传输

SRAM

对

EEPROM

（该

商店

操作）可以进行自动

matically上断电。一个68μF或更大的电容

从V捆绑

帽

地保证

商店

操作时，无论掉电压摆率或

功率从“热插拔”的损失。从转移

该

EEPROM

对

SRAM

（该

召回

操作）

在电源恢复自动进行。 Ini-

的tiation

商店

和

召回

周期也可以是

软件通过输入特定网络连接C读取控制

序列。硬件

商店

可以与启动

在HSB引脚。

框图

V

CCx中

EEPROM阵列

512 x 512

V

帽

销刀豆网络gurations

V

CCx中

HSB

A

14

V

帽

A

7

A

12

A

12

A

7

3

4

30

29

W

A

13

A

8

A

9

A

11

G

NC

A

10

E

DQ

7

DQ

6

DQ

5

DQ

4

DQ

3

4

3

2

32 31 30

29

28

27

A

5

A

6

A

7

A

8

A

9

A

11

A

12

A

13

A

14

DQ

0

DQ

1

DQ

2

DQ

3

DQ

4

DQ

5

DQ

6

DQ

7

32 300万DIP

动力

控制

A

6

A

5

A

4

A

3

NC

A

2

5

6

7

8

9

10

11

12

13

14

15

16

28

27

26

25

24

23

22

21

20

19

18

17

A

6

5

6

7

8

9

10

11

12

0

1

W

A

13

V

帽

A

14

1

2

32

31

V

CCx中

HSB

A

5

A

4

A

8

A

9

行解码器

商店

静态RAM

ARRAY

512 x 512

召回

商店/

召回

控制

HSB

A

1

A

0

DQ

0

DQ

1

DQ

2

V

SS

A

3

NC

A

2

A

1

32

LCC

26

25

24

23

22

A

11

G

NC

A

E

DQ

10

A

0

DQ

13

21

14 15 16 17 18 19 20

7

DQ

1

DQ

2

V

SS

3

DQ

4

DQ

5

DQ

输入缓冲器

列I / O

COLUMN DEC

软件

检测

A

0

- A

13

引脚名称

A

0

- A

14

DQ

0

-DQ

7

E

W

地址输入

IN / OUT数据

芯片使能

写使能

OUTPUT ENABLE

五金店忙（ I / O）

电源（+ 5V）的

电容

地

A

0

A

1

A

2

A

3

A

4

A

10

G

E

W

G

HSB

V

CCx中

V

帽

V

SS

1999年4月

5-43

DQ

6

STK14C88-M

绝对最大额定值

a

在输入相对于V电压

SS

。。。。。。。。。。 - 0.6V至（V

CC

+ 0.5V)

在DQ电压

0-7

或HSB 。。。。。。。。。。。。。。。。 - 0.5V至（V

CC

+ 0.5V)

在偏置温度。。。。。。。。。。。。。。。。。。。。。 -55 ° C至125°C

储存温度。。。。。。。。。。。。。。。。。。。。。。。 -65 ℃150 ℃的

功耗。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 1W

直流输出电流（1输出的时间， 1秒的持续时间）。。。。。。。 15毫安

注一：强调高于绝对最大的“上市

“，可能对器件造成永久性损坏。这是一个

额定值只，设备的CON-功能操作

ditions高于在这个业务部门所标明

特定网络阳离子是不是暗示。暴露在绝对最大额定

长时间荷兰国际集团的条件可能会影响其可靠性。

DC特性

军事

符号

I

CC1b

I

CC2c

I

CC3

b

(V

CC

= 5.0V

±

10%)

e

单位

民

最大

90

85

6

15

4

30

28

3

±1

±5

2.2

V

SS

– .5

2.4

0.4

– 55

125

V

CC

+ .5

0.8

mA

A

V

°C

t

AVAV

= 35ns的

t

AVAV

=为45nS

所有的输入无关，V

CC

=最大

W

≥

(V

CC

– 0.2V)

所有其他骑自行车， CMOS电平

所有的输入无关

t

AVAV

=为35ns ，E

≥

V

IH

t

AVAV

=为45nS ，E

≥

V

IH

E

≥

(V

CC

– 0.2V)

所有其他V

IN

≤

0.2V或

≥

(V

CC

– 0.2V)

V

CC

=最大

V

IN

= V

SS

到V

CC

V

CC

=最大

V

IN

= V

SS

到V

CC

，E或G

≥

V

IH

所有的输入

I

OUT

= - 4毫安除了HSB

I

OUT

除了HSB = 8毫安

I

OUT

= 3毫安

笔记

参数

平均V

CC

当前

平均V

CC

目前在

商店

平均V

CC

目前在T

AVAV

= 200ns的

平均V

帽

目前在

自动存储

周期

平均V

CC

当前

（待机，骑自行车TTL电平输入）

V

CC

待机电流

（待机，稳定的CMOS输入电平）

输入漏电流

断态输出漏电流

输入逻辑“ 1 ”电压

输入逻辑“ 0 ”电压

输出逻辑“ 1 ”电压

输出逻辑“ 0 ”电压

在HSB输出逻辑“ 0 ”电压

工作温度

I

CC4c

I

SB1d

I

SB2d

I

ILK

I

OLK

V

IH

V

IL

V

OH

V

OL

V

BL

T

A

注B：

注意：C ：

注意D：

注E：

I

CC1

我

CC3

依赖于输出负载和循环率。在特定网络版值与空载输出获得。

I

CC

我

CC

需要进行相应的持续时间的平均电流

商店

周期（T

商店

) .

2

4

E

≥

V

IH

不会产生待机电流电平，直到任何非易失性周期中已超时。

V

CC

参考水平在整个数据表是指V

CCx中

如果这就是由电源连接，或V

帽

如果V

CCx中

所配置

连接至接地。

AC测试条件

输入脉冲电平。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 .0V到3V

输入上升和下降时间。

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .≤

5ns

输入和输出时序参考电平。。。。。。。。。。。。。。。。 1.5V

输出负载。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。见图1

5.0V

480欧姆

产量

255欧姆

电容

f

符号

C

IN

C

OUT

参数

输入电容

输出电容

(T

A

= 25 ° C，F = 1.0MHz的）

最大

5

7

单位

pF

条件

V

= 0到3V

V

= 0到3V

30 pF的

INCLUDING

范围

和夹具

注F：

这些参数是保证，但未经测试。

图1 ： AC输出负载

1999年4月

5-44

STK14C88-M

SRAM读周期＃ 1 & ＃ 2

符号

号

#1, #2

1

2

3

4

5

6

7

8

9

10

11

t

ELQV

t

AVAVg

t

AVQV

h

(V

CC

= 5.0V

±

10%)

e

STK14C88-35M

参数

STK14C88-45M

单位

民

最大

35

15

3

5

13

0

13

0

35

0

45

0

15

3

5

15

45

20

民

最大

45

ns

Alt键。

t

ACS

t

RC

t

AA

t

OE

t

OH

t

LZ

t

HZ

t

OLZ

芯片使能存取时间

读周期时间

地址访问时间

输出使能到数据有效

地址变更后的输出保持

芯片使能到输出有效

芯片禁用到输出无效

输出使能输出活跃

输出禁止到输出无效

芯片使能为功耗工作

芯片禁用到备用电源

t

GLQV

t

AXQXh

t

ELQX

t

EHQZ

t

GLQX

t

GHQZ

i

t

OHZ

t

PA

t

PS

t

ELICCH

t

EHICCL

注G： W和HSB必须在SRAM读周期高。

注H：设备，不间断地与E和G两个选择低。

注一：测量

±

200mV的从稳态输出电压。

SRAM读周期1：

地址控

G，H

t

AVAV

地址

5

t

AXQX

3

2

t

AVQV

数据有效

DQ （ DATA OUT ）

SRAM读周期＃ 2 ：

E受控

g

t

AVAV

地址

t

ELQV

E

t

ELQX

t

EHQZ

7

6

1

2

t

EHICCL

1

G

t

GLQV

4

t

GHQZ

9

t

GLQX

DQ （ DATA OUT ）

10

t

ELICCH

活跃

数据有效

8

I

CC

待机

1999年4月

5-45

STK14C88-M

SRAM写周期＃ 1 & ＃ 2

符号

号

#1

12

13

14

15

16

17

18

19

20

21

t

AVAV

t

WLWH

t

ELWH

t

DVWH

t

WHDX

t

AVWH

t

AVWL

t

WHAX

t

WLQZi ，J

t

WHQX

#2

t

AVAV

t

WLEH

t

ELEH

t

DVEH

t

EHDX

t

AVEH

t

AVEL

t

EHAX

Alt键。

t

WC

t

WP

t

CW

t

DW

t

DH

t

AW

t

AS

t

WR

t

WZ

t

OW

写周期时间

把脉冲宽度

芯片使能写操作的结束

数据建立到写结束

写入结束后数据保持

地址建立到写结束

地址建立开始写的

写入结束后地址保持

写使能到输出禁止

输出写入结束后主动

5

参数

民

35

25

12

0

25

0

13

5

最大

民

45

30

15

0

30

0

15

最大

ns

STK14C88-35M

(V

CC

= 5.0V

±

10%)

e

STK14C88-45M

单位

注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。

注K： é或W必须是

≥

V

IH

在地址转换。

注L： HSB必须在SRAM写周期高。

的SRAM写周期＃ 1：

硬件控制

K，L

t

AVAV

地址

t

ELWH

E

14

19

12

t

WHAX

t

AVWH

t

AVWL

W

t

WLWH

t

DVWH

DATA IN

t

WLQZ

高阻抗

20

数据有效

15

13

18

17

t

WHDX

16

t

WHQX

21

数据输出

以前的数据

SRAM写周期＃ 2 ：

E受控

K，L

t

AVAV

地址

t

AVEL

E

18

14

19

12

t

ELEH

t

EHAX

t

AVEH

W

t

WLEH

15

13

17

t

DVEH

DATA IN

数据输出

高阻抗

数据有效

t

EHDX

16

1999年4月

5-46

STK14C88-M

硬件模式选择

E

H

L

X

W

X

H

L

X

HSB

H

L

A

13

- A

0

（十六进制）

X

0E38

31C7

03E0

3C1F

303F

0FC0

0E38

31C7

03E0

3C1F

303F

0C63

模式

未选择

读SRAM

写入SRAM

非易失性

商店

读SRAM

非易失性

商店

读SRAM

非易失性

召回

I / O

输出高Z

输出数据

输入数据

输出高Z

输出数据

输出高Z

输出数据

输出高Z

动力

待机

活跃

l

CC2

m

p

笔记

L

H

活跃

N， O，P

l

CC2

L

H

活跃

N， O，P

注M：发生HSB存储操作只有一个SRAM写入了自上次非易失性周期完成。该存储后（如果有的话）完成后，将部分

将进入待机模式，抑制所有的操作，直到HSB上升。

注N：六个连续的地址必须按顺序列出。则W必须是高的，在所有6个连续的周期，以使非易失性周期。

注○：虽然有对STK14C88 -M 15的地址，只有低14用于控制软件的模式。

注号码： I / O状态假设摹< V

IL

。非易失性周期的激活不依赖于G的状态

五金

商店

周期

符号

号

标准

22

23

24

25

26

t

商店

t

延迟

t

恢复

t

HLHX

t

HLBL

备用

t

HLHZ

t

HLQZ

t

HHQX

参数

(V

CC

= 5.0V

±

10%)

e

STK14C88-M

单位

民

最大

10

1

700

20

300

ms

s

ns

I，Q

Q，R

笔记

商店

循环时间

时间可以完成SRAM周期

五金

商店

高抑制关

五金

商店

脉冲宽度

五金

商店

低

商店

忙

注Q ： E和G低和W的高输出行为。

注R：吨

恢复

只适用吨后

商店

就完成了。

五金

商店

周期

t

HLHX

HSB （ IN）

24

25

t

恢复

t

商店

22

t

HLBL

HSB （OUT）

高阻抗

23

高阻抗

26

t

延迟

DQ （ DATA OUT ）

数据有效

1999年4月

5-47

STK14C88-5

256千位（ 32K ×8 ）自动存储的nvSRAM

特点

■

功能说明

赛普拉斯STK14C88-5是一个快速静态RAM与非易失性

元件中的每个存储单元。嵌入式非易失性

元素结合QuantumTrap技术生产

世界上最可靠的非易失性存储器。该SRAM提供

无限的读写周期，而独立的，非易失性

数据驻留在高度可靠的QuantumTrap细胞。数据

从SRAM传输到非易失性元件（在

STORE操作）自动发生的断电。上

电时，数据被恢复到SRAM （该RECALL操作）

从非易失性存储器中。无论是存储和调用

操作也是在软件控制下可用。硬件

STORE开始与HSB引脚。

35 ns到45 ns的访问时间

在断电与外部68关闭自动STORE手

μF电容

商店到QuantumTrap 非易失性元件是由发起

软件，硬件，或自动存储在掉电

召回SRAM通过软件或上电启动

无限的读，写和RECALL周期

百万STORE周期来QuantumTrap

百年数据保存到QuantumTrap

单5V + 10 ％工作

军用温度

32引脚（ 300 mil）的CDIP和LCC （ 450万美元）软件包

逻辑框图

量子阱

512 X 512

A

5

A

6

A

7

A

8

A

9

A

11

A

12

A

13

A

14

V

CC

V

帽

商店

行解码器

静态RAM

ARRAY

512 X 512

召回

动力

控制

商店/

召回

控制

HSB

软件

检测

列I / O

输入缓冲器

COLUMN DEC

A

13

-

A

0

DQ

0

DQ

1

DQ

2

DQ

3

DQ

4

DQ

5

DQ

6

DQ

7

A

0

A

1

A

2

A

3

A

4

A

10

OE

CE

WE

赛普拉斯半导体公司

文件编号： 001-51038修订版**

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2009年3月2日

[+ ]反馈

STK14C88-5

销刀豆网络gurations

图1.引脚图： 32引脚DIP

图2.引脚图： 32引脚LCC

引脚德网络nitions

引脚名称

A

0

–A

14

DQ

0

-DQ

7

WE

CE

OE

V

SS

V

CC

HSB

W

E

G

ALT

IO类型

输入

地

描述

地址输入。

用于选择的32,768字节的nvSRAM之一。

写使能输入，低电平有效。

当芯片被使能和WE为低时，在IO数据

标签写入到特定地址的位置。

芯片使能输入，低电平有效。

当低，选择芯片。当HIGH ，取消选择的芯片。

输出使能，低电平有效。

该低电平有效OE输入使能数据输出缓冲器中

读周期。拉高OE HIGH导致IO引脚三态。

地面的装置。

该装置被连接到该系统的地面。

输入或输出

双向数据IO线。

作为根据操作的输入或输出线路。

电源

电源输入到该设备。

输入或输出

五金店忙（ HSB ）。

低电平时，此输出表明五金店正在进行中。

当拉低外部向芯片时，它启动一个非易失STORE操作。弱内

上拉电阻保持这个引脚为高电平，如果没有连接（连接可选）。

电源

自动存储电容。

提供电源的nvSRAM在断电时存储在SRAM数据

到非易失性元件。

V

帽

文件编号： 001-51038修订版**

第17页2

[+ ]反馈

STK14C88-5

设备操作

该STK14C88-5的nvSRAM是由两个功能康波

堂费成对在相同的物理单元中。这是一个SRAM

存储器单元和一个非易失性QuantumTrap细胞。该SRAM

存储单元作为一个标准的快速静态RAM 。在数据

SRAM被转移至非易失性的细胞（对STORE

操作）或从非易失性细胞到SRAM（该RECALL

操作）。这种独特的架构允许存储和

召回所有单元并联。在STORE和RECALL

操作， SRAM的读写操作都被禁止。

该STK14C88-5支持无限读取和写入类似

一个典型的SRAM 。此外，它提供了无限的RECALL操作

从非易失性细胞和多达百万商店系统蒸发散

操作。

为68uF和的220uF （ + 20 ％）额定之间的电容

6V应提供。在V的电压

帽

引脚被驱动到

5V由电荷泵内部的芯片。上拉起来放在

我们持有上电时它处于非活动状态。

图3.自动存储模式

SRAM读

该STK14C88-5执行一个读周期，每当CE和OE

是低，而WE和HSB是HIGH 。指定的地址

对引脚

0–14

确定访问的32,768个数据字节。当

读出的是一个地址转换开始时，输出

T的延迟后有效

AA

（读周期1 ）。如果读取启动

通过CE或OE ，则输出在t有效

ACE

或者在t

美国能源部

为准

是后来（读周期2 ）。数据输出一再回应

内的T地址变更

AA

而不需要访问时间

转换上的任何控制输入引脚，并保持有效，直到

另一个地址变更，或直到CE或OE变为高电平，或

WE或HSB变为低电平。

SRAM写

写周期完成时CE和WE低，

HSB高。地址输入必须在进入之前稳定

写周期，必须保持稳定，直到CE或WE

变为高电平的周期的末尾。在共用的IO中的数据

DQ引脚

0–7

被写入到存储器中，如果它具有有效吨

SD

日前

一个我们控制写入或CE年底前结束

控制的写。请OE高，在整个写周期

以避免对公共IO线数据总线的争用。如果OE是左

低时，内部电路关闭输出缓冲器吨

HZWE

之后，我们

变低。

在系统上电模式下， V

CC

和V

帽

被连接到

没有68 + 5V电源

μF

电容。在这种模式下，

该STK14C88-5的自动存储功能工作所存储的

充电系统作为动力下降。用户必须，但是，

保证V

CC

不低于3.6V时的10毫秒

STORE周期。

为了减少不必要的非易失性存储，自动存储和

五金店操作将被忽略，除非至少有一个

自最近一次存储写操作发生

或者RECALL周期。启动软件商店周期

的写操作是否已完成而不管

的地方。一个可选的上拉电阻被示为连接到HSB 。

HSB的信号，由系统监控，如果一个检测

自动存储周期正在进行中。

如果电源Vcc的下降之前，快于美国20个/伏

达到V

开关

，然后2.2欧姆的电阻应该连接

V之间

CC

和系统供电，以避免瞬间过量

V之间的电流

CC

和V

帽

.

自动存储操作

使用三种之一的STK14C88-5将数据存储到的nvSRAM

存储操作：

1.硬件店由HSB激活

2.软件商店由一个地址序列激活

3.自动存储在设备断电

自动存储操作QuantumTrap的一大特色

技术默认情况下，在STK14C88-5启用。

在正常操作期间，该器件消耗的电流从V

CC

to

充电连接至V的电容器

帽

引脚。此存储

充电所使用的芯片来执行单个STORE操作。

如果在V的电压

CC

引脚低于V

开关

中，部分

自动断开V

帽

引脚从V

CC

。商店

启动与由V提供的功率运行

帽

电容。

科幻gure 3

示出了存储电容器的正确连接

(V

帽

）自动存储操作。电荷存储电容器

自动存储禁止模式

如果不需要对功率损失的自动商店，则V

CC

被连接到地和+ 5V被施加到V

帽

（图

4).

这是

所述自动存储禁止模式，其中自动存储功能是

禁用。如果STK14C88-5在此配置中操作时，

引用V

CC

被改变到V

帽

在本数据

表。在这种模式下，存储操作都是通过触发

软件控制或HSB引脚。要启用或禁用自动存储

使用I / O端口引脚见

“”

第5页上，是不允许

这三个选项“对飞”之间切换。

文件编号： 001-51038修订版**

第17页3

[+ ]反馈

STK14C88-5

图4.自动存储禁止模式

如果STK14C88-5处于写状态，在上电时的端

回想一下，在SRAM数据被破坏。为了避免这种

的情况下，一个10千欧电阻连接或者我们之间

和System V

CC

或CE和System V之间

CC

.

软件商店

数据被从SRAM由传送到非易失性存储器

一个软件地址序列。该STK14C88-5软件

商店周期通过执行顺序的CE控制的启动

读的确切顺序六项具体地址位置周期。

在商店周期，先前的非易失性的擦除

数据首先来执行后面所述的非易失性的程序

元素。当启动一个商店周期，输入和输出是

禁用，直到周期结束。

因为一个序列的读和写来自特定地址的使用

对于STORE开始，就没有其他的读或写是很重要的

存取介入的序列中。如果他们介入，

序列被中止，没有存储或调用发生。

要启动的软件商店周期，下面读

顺序进行：

1.阅读地址0x0E38 ，有效的读

2.读地址0x31C7 ，有效的读

3.阅读地址0x03E0 ，有效的读

4.阅读地址0x3C1F ，有效的读

5.读地址0x303F ，有效的读

6.读地址0x0FC0 ，启动STORE周期

该软件序列主频与CE控制的读取。

当序列中的第六个地址输入后，在商店

周期开始和芯片被禁用。重要的是

读周期，而不是写周期的使用顺序。

这是没有必要的OE为低电平为有效的序列。后

t

商店

周期时间满足， SRAM被再次激活

读取和写入操作。

五金店（ HSB ）操作

该STK14C88-5提供了HSB引脚用于控制和

在确认存储操作。在HSB引脚用于

请求五金店周期。当HSB引脚驱动

低时， STK14C88-5有条件启动商店

吨后操作

延迟

。实际STORE周期只有开始，如果

写SRAM发生上次Store或

RECALL周期。在HSB引脚还充当开漏驱动器

在内部驱动到低电平，表示处于忙碌状态，而

的存储（通过任何方式发起）正在进行中。拉起这

销与外部10K欧姆的电阻到V

帽

如果HSB用作

的驱动。

SRAM的读写操作，这是正在进行时

HSB驱动至低电平以任何方式被给定的时间来完成

启动之前的存储操作。经过HSB变为低电平，

在STK14C88-5继续SRAM操作在t

延迟

。中

t

延迟

，多个SRAM读取操作发生。如果一个写

正在进行时HSB被拉低，它允许时间t

延迟

来完成。然而，任何SRAM写入周期后要求

HSB变为低电平被禁止，直到HSB返回高电平。

在任何商店的操作，不管它是如何发起的，

该STK14C88-5继续驱动HSB引脚为低电平，释放

它只有当存储完成。完成后，

STORE操作， STK14C88-5仍然禁止，直到

HSB引脚为高电平。

HSB如果不使用，则悬空。

软件RECALL

数据从非易失性存储器通过转移到SRAM

一个软件地址序列。软件RECALL周期

与读取操作中类似的方式顺序启动

对软件商店开始。要启动RECALL周期，

CE控制的读操作如下顺序是

执行：

1.阅读地址0x0E38 ，有效的读

2.读地址0x31C7 ，有效的读

3.阅读地址0x03E0 ，有效的读

4.阅读地址0x3C1F ，有效的读

5.读地址0x303F ，有效的读

6.读地址0x0C63 ，启动RECALL周期

在内部，召回是一个两步的过程。首先， SRAM数据

被清除，然后，非易失性信息被转移到

SRAM单元。之后的T

召回

周期时间，该SRAM是一次

再次准备读取和写入操作。召回

操作不改变在非易失性元件的数据。该

非易失性数据可被调用的次数不受限制。

硬件RECALL （上电）

在上电期间或之后的任何低功耗状态（V

CC

＆ LT ;

V

RESET

），一个内部调出请求被锁定。当V

CC

再次超过V的检测电压

开关

，召回

会自动启动，并采取吨

HRECALL

来完成。

文件编号： 001-51038修订版**

第17页4

[+ ]反馈

STK14C88-5

数据保护

该STK14C88-5保护数据从损坏中低

电压条件下抑制所有外部发起STORE

和写入操作。当检测到低电压状态

当V

CC

小于V

开关

。如果STK14C88-5是在一个

写模式（包括CE和WE低）后，在上电

RECALL或商店后，写被禁止，直到

上检测到的CE或WE负转变。这保护

防止意外上电时或欠压条件写道：

系统蒸发散。

图5.电流对周期时间（READ ）

噪声考虑

该STK14C88-5是一种高速内存。它必须具有高

约0.1μF高频旁路电容连接

V之间

CC

和V

SS,

使用线索和痕迹是短

成为可能。如同所有的高速CMOS集成电路，小心路由

电源，接地和信号降低电路噪声。

图6.电流对战循环时间（写）

硬件保护

该STK14C88-5提供硬件保护，防止意外

商店

操作和SRAM在低电压条件写入

系统蒸发散。当V

帽

＆ LT ; V

开关

所有外部发起

商店

操作和SRAM写操作被禁止。自动存储可

通过把VCC对地和应用+ 5V完全禁用

到V

帽

。这是自动存储禁止模式;在这种模式下，

商店

只用明确的要求发起的任

软件程序或HSB引脚。

较低的平均有功功率

CMOS技术提供了STK14C88-5的好处

绘制显著较少的电流，当它被循环在时间较长

超过50纳秒。

图5

和

图6

示的关系

我的

CC

和读取或写入周期时间。最坏情况下的电流

消费所示的CMOS和TTL电平输入

（商业级温度范围， VCC = 5.5V ，占空比为100％

在芯片使能）。当芯片只待机电流被绘制

禁用。由STK14C88-5得出的总平均电流

依赖于以下项目：

■

防止商店

这家商店的功能是通过举办HSB高配禁用

驾驶员能够采购30毫安在第五

OH

中的至少2.2V ，

因为它具有压倒内部下拉设备。这

设备驱动HSB低20

μs

在一个商店的发作。

当STK14C88-5被连接用于自动存储的操作

（系统V

CC

连接到V

CC

和68

μF

电容上的V

帽

)

和V

CC

十字V

开关

就这样下来， STK14C88-5

企图拉HSB低。如果HSB实际上并没有得到如下

V

IL

，部分停止试图拉HSB低和中止STORE

尝试。

芯片的占空比使

总的周期率的访问

的读写比

CMOS与TTL电平输入

工作温度

在V

CC

水平

IO负载

文件编号： 001-51038修订版**

第17页5

[+ ]反馈

STK14C88-M

32K ×8

自动存储

NVSRAM

QuantumTrap

CMOS

非易失性静态RAM

MIL-STD-883

特点

非易失性存储，而电池问题

为35ns ，并为45nS访问时间

“放手”自动

商店

与外部

68μF电容在电源关闭

商店

到EEPROM通过硬件启动，

软件或

自动存储

在掉电

召回

到SRAM启动的软件或

电力恢复

10毫安典型I

CC

在200ns的周期时间

无限的读，写和

召回

周期

100,000

商店

循环到EEPROM

10年的数据保存在EEPROM中

单5V ±10 ％工作

不敏感，电源开/关斜坡价格

从冲无数据丢失

32垫LCC和32引脚300密耳CDIP套餐

描述

该SIMTEK STK14C88 -M是一个快速静态

内存

与一位

非易失性，电可擦

舞会

元素

在每个静态存储单元中。该

SRAM

可以读取和写入的数量不受限制

倍，而独立的非易失性数据驻留在

EEPROM

。从数据传输

SRAM

对

EEPROM

（该

商店

操作）可以进行自动

matically上断电。一个68μF或更大的电容

从V捆绑

帽

地保证

商店

操作时，无论掉电压摆率或

功率从“热插拔”的损失。从转移

该

EEPROM

对

SRAM

（该

召回

操作）

在电源恢复自动进行。 Ini-

的tiation

商店

和

召回

周期也可以是

软件通过输入特定网络连接C读取控制

序列。硬件

商店

可以与启动

在HSB引脚。

框图

V

CCx中

EEPROM阵列

512 x 512

V

帽

销刀豆网络gurations

V

CCx中

HSB

A

14

V

帽

A

7

A

12

A

12

A

7

3

4

30

29

W

A

13

A

8

A

9

A

11

G

NC

A

10

E

DQ

7

DQ

6

DQ

5

DQ

4

DQ

3

4

3

2

32 31 30

29

28

27

A

5

A

6

A

7

A

8

A

9

A

11

A

12

A

13

A

14

DQ

0

DQ

1

DQ

2

DQ

3

DQ

4

DQ

5

DQ

6

DQ

7

32 300万DIP

动力

控制

A

6

A

5

A

4

A

3

NC

A

2

5

6

7

8

9

10

11

12

13

14

15

16

28

27

26

25

24

23

22

21

20

19

18

17

A

6

5

6

7

8

9

10

11

12

0

1

W

A

13

V

帽

A

14

1

2

32

31

V

CCx中

HSB

A

5

A

4

A

8

A

9

行解码器

商店

静态RAM

ARRAY

512 x 512

召回

商店/

召回

控制

HSB

A

1

A

0

DQ

0

DQ

1

DQ

2

V

SS

A

3

NC

A

2

A

1

32

LCC

26

25

24

23

22

A

11

G

NC

A

E

DQ

10

A

0

DQ

13

21

14 15 16 17 18 19 20

7

DQ

1

DQ

2

V

SS

3

DQ

4

DQ

5

DQ

输入缓冲器

列I / O

COLUMN DEC

软件

检测

A

0

- A

13

引脚名称

A

0

- A

14

DQ

0

-DQ

7

E

W

地址输入

IN / OUT数据

芯片使能

写使能

OUTPUT ENABLE

五金店忙（ I / O）

电源（+ 5V）的

电容

地

A

0

A

1

A

2

A

3

A

4

A

10

G

E

W

G

HSB

V

CCx中

V

帽

V

SS

1999年4月

5-43

DQ

6

STK14C88-M

绝对最大额定值

a

在输入相对于V电压

SS

。。。。。。。。。。 - 0.6V至（V

CC

+ 0.5V)

在DQ电压

0-7

或HSB 。。。。。。。。。。。。。。。。 - 0.5V至（V

CC

+ 0.5V)

在偏置温度。。。。。。。。。。。。。。。。。。。。。 -55 ° C至125°C

储存温度。。。。。。。。。。。。。。。。。。。。。。。 -65 ℃150 ℃的

功耗。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 1W

直流输出电流（1输出的时间， 1秒的持续时间）。。。。。。。 15毫安

注一：强调高于绝对最大的“上市

“，可能对器件造成永久性损坏。这是一个

额定值只，设备的CON-功能操作

ditions高于在这个业务部门所标明

特定网络阳离子是不是暗示。暴露在绝对最大额定

长时间荷兰国际集团的条件可能会影响其可靠性。

DC特性

军事

符号

I

CC1b

I

CC2c

I

CC3

b

(V

CC

= 5.0V

±

10%)

e

单位

民

最大

90

85

6

15

4

30

28

3

±1

±5

2.2

V

SS

– .5

2.4

0.4

– 55

125

V

CC

+ .5

0.8

mA

A

V

°C

t

AVAV

= 35ns的

t

AVAV

=为45nS

所有的输入无关，V

CC

=最大

W

≥

(V

CC

– 0.2V)

所有其他骑自行车， CMOS电平

所有的输入无关

t

AVAV

=为35ns ，E

≥

V

IH

t

AVAV

=为45nS ，E

≥

V

IH

E

≥

(V

CC

– 0.2V)

所有其他V

IN

≤

0.2V或

≥

(V

CC

– 0.2V)

V

CC

=最大

V

IN

= V

SS

到V

CC

V

CC

=最大

V

IN

= V

SS

到V

CC

，E或G

≥

V

IH

所有的输入

I

OUT

= - 4毫安除了HSB

I

OUT

除了HSB = 8毫安

I

OUT

= 3毫安

笔记

参数

平均V

CC

当前

平均V

CC

目前在

商店

平均V

CC

目前在T

AVAV

= 200ns的

平均V

帽

目前在

自动存储

周期

平均V

CC

当前

（待机，骑自行车TTL电平输入）

V

CC

待机电流

（待机，稳定的CMOS输入电平）

输入漏电流

断态输出漏电流

输入逻辑“ 1 ”电压

输入逻辑“ 0 ”电压

输出逻辑“ 1 ”电压

输出逻辑“ 0 ”电压

在HSB输出逻辑“ 0 ”电压

工作温度

I

CC4c

I

SB1d

I

SB2d

I

ILK

I

OLK

V

IH

V

IL

V

OH

V

OL

V

BL

T

A

注B：

注意：C ：

注意D：

注E：

I

CC1

我

CC3

依赖于输出负载和循环率。在特定网络版值与空载输出获得。

I

CC

我

CC

需要进行相应的持续时间的平均电流

商店

周期（T

商店

) .

2

4

E

≥

V

IH

不会产生待机电流电平，直到任何非易失性周期中已超时。

V

CC

参考水平在整个数据表是指V

CCx中

如果这就是由电源连接，或V

帽

如果V

CCx中

所配置

连接至接地。

AC测试条件

输入脉冲电平。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 .0V到3V

输入上升和下降时间。

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .≤

5ns

输入和输出时序参考电平。。。。。。。。。。。。。。。。 1.5V

输出负载。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。见图1

5.0V

480欧姆

产量

255欧姆

电容

f

符号

C

IN

C

OUT

参数

输入电容

输出电容

(T

A

= 25 ° C，F = 1.0MHz的）

最大

5

7

单位

pF

条件

V

= 0到3V

V

= 0到3V

30 pF的

INCLUDING

范围

和夹具

注F：

这些参数是保证，但未经测试。

图1 ： AC输出负载

1999年4月

5-44

STK14C88-M

SRAM读周期＃ 1 & ＃ 2

符号

号

#1, #2

1

2

3

4

5

6

7

8

9

10

11

t

ELQV

t

AVAVg

t

AVQV

h

(V

CC

= 5.0V

±

10%)

e

STK14C88-35M

参数

STK14C88-45M

单位

民

最大

35

15

3

5

13

0

13

0

35

0

45

0

15

3

5

15

45

20

民

最大

45

ns

Alt键。

t

ACS

t

RC

t

AA

t

OE

t

OH

t

LZ

t

HZ

t

OLZ

芯片使能存取时间

读周期时间

地址访问时间

输出使能到数据有效

地址变更后的输出保持

芯片使能到输出有效

芯片禁用到输出无效

输出使能输出活跃

输出禁止到输出无效

芯片使能为功耗工作

芯片禁用到备用电源

t

GLQV

t

AXQXh

t

ELQX

t

EHQZ

t

GLQX

t

GHQZ

i

t

OHZ

t

PA

t

PS

t

ELICCH

t

EHICCL

注G： W和HSB必须在SRAM读周期高。

注H：设备，不间断地与E和G两个选择低。

注一：测量

±

200mV的从稳态输出电压。

SRAM读周期1：

地址控

G，H

t

AVAV

地址

5

t

AXQX

3

2

t

AVQV

数据有效

DQ （ DATA OUT ）

SRAM读周期＃ 2 ：

E受控

g

t

AVAV

地址

t

ELQV

E

t

ELQX

t

EHQZ

7

6

1

2

t

EHICCL

1

G

t

GLQV

4

t

GHQZ

9

t

GLQX

DQ （ DATA OUT ）

10

t

ELICCH

活跃

数据有效

8

I

CC

待机

1999年4月

5-45

STK14C88-M

SRAM写周期＃ 1 & ＃ 2

符号

号

#1

12

13

14

15

16

17

18

19

20

21

t

AVAV

t

WLWH

t

ELWH

t

DVWH

t

WHDX

t

AVWH

t

AVWL

t

WHAX

t

WLQZi ，J

t

WHQX

#2

t

AVAV

t

WLEH

t

ELEH

t

DVEH

t

EHDX

t

AVEH

t

AVEL

t

EHAX

Alt键。

t

WC

t

WP

t

CW

t

DW

t

DH

t

AW

t

AS

t

WR

t

WZ

t

OW

写周期时间

把脉冲宽度

芯片使能写操作的结束

数据建立到写结束

写入结束后数据保持

地址建立到写结束

地址建立开始写的

写入结束后地址保持

写使能到输出禁止

输出写入结束后主动

5

参数

民

35

25

12

0

25

0

13

5

最大

民

45

30

15

0

30

0

15

最大

ns

STK14C88-35M

(V

CC

= 5.0V

±

10%)

e

STK14C88-45M

单位

注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。

注K： é或W必须是

≥

V

IH

在地址转换。

注L： HSB必须在SRAM写周期高。

的SRAM写周期＃ 1：

硬件控制

K，L

t

AVAV

地址

t

ELWH

E

14

19

12

t

WHAX

t

AVWH

t

AVWL

W

t

WLWH

t

DVWH

DATA IN

t

WLQZ

高阻抗

20

数据有效

15

13

18

17

t

WHDX

16

t

WHQX

21

数据输出

以前的数据

SRAM写周期＃ 2 ：

E受控

K，L

t

AVAV

地址

t

AVEL

E

18

14

19

12

t

ELEH

t

EHAX

t

AVEH

W

t

WLEH

15

13

17

t

DVEH

DATA IN

数据输出

高阻抗

数据有效

t

EHDX

16

1999年4月

5-46

STK14C88-M

硬件模式选择

E

H

L

X

W

X

H

L

X

HSB

H

L

A

13

- A

0

（十六进制）

X

0E38

31C7

03E0

3C1F

303F

0FC0

0E38

31C7

03E0

3C1F

303F

0C63

模式

未选择

读SRAM

写入SRAM

非易失性

商店

读SRAM

非易失性

商店

读SRAM

非易失性

召回

I / O

输出高Z

输出数据

输入数据

输出高Z

输出数据

输出高Z

输出数据

输出高Z

动力

待机

活跃

l

CC2

m

p

笔记

L

H

活跃

N， O，P

l

CC2

L

H

活跃

N， O，P

注M：发生HSB存储操作只有一个SRAM写入了自上次非易失性周期完成。该存储后（如果有的话）完成后，将部分

将进入待机模式，抑制所有的操作，直到HSB上升。

注N：六个连续的地址必须按顺序列出。则W必须是高的，在所有6个连续的周期，以使非易失性周期。

注○：虽然有对STK14C88 -M 15的地址，只有低14用于控制软件的模式。

注号码： I / O状态假设摹< V

IL

。非易失性周期的激活不依赖于G的状态

五金

商店

周期

符号

号

标准

22

23

24

25

26

t

商店

t

延迟

t

恢复

t

HLHX

t

HLBL

备用

t

HLHZ

t

HLQZ

t

HHQX

参数

(V

CC

= 5.0V

±

10%)

e

STK14C88-M

单位

民

最大

10

1

700

20

300

ms

s

ns

I，Q

Q，R

笔记

商店

循环时间

时间可以完成SRAM周期

五金

商店

高抑制关

五金

商店

脉冲宽度

五金

商店

低

商店

忙

注Q ： E和G低和W的高输出行为。

注R：吨

恢复

只适用吨后

商店

就完成了。

五金

商店

周期

t

HLHX

HSB （ IN）

24

25

t

恢复

t

商店

22

t

HLBL

HSB （OUT）

高阻抗

23

高阻抗

26

t

延迟

DQ （ DATA OUT ）

数据有效

1999年4月

5-47

STK14C88

是32K ×8自动存储的nvSRAM

特点

■

描述

赛普拉斯STK14C88是一个256 KB的快速静态RAM与

非易失性量子阱存储元件包含在每个

存储单元。

SRAM中提供了快速访问时间和周期时间，便于

使用和无限的读，写一个正常的SRAM的耐力。

数据自动地传送到所述非易失性存储单元

当检测到断电（ STORE操作）。上电

时，数据会自动恢复到SRAM中（ RECALL的

操作）。无论STORE和RECALL操作也

在软件控制下使用。

赛普拉斯的nvSRAM是第一个单片非易失性存储器

提供无限的写入和读取。它是最高的性能，

最可靠的非易失性存储器可用。

25 ， 35 ， 45纳秒读取和访问R / W周期时间

无限的读/写耐用性

上电时自动非易失商店

在硬件或软件控制的非易失性商店

自动恢复到SRAM上电

无限RECALL周期

100万STORE周期

100年的非易失数据保持

采用5 V单+ 10 ％电源

商业，工业，军事气温

32引脚300密耳SOIC （符合RoHS标准）

32引脚CDIP和LCC封装

fo

de

d

量子阱

512 x 512

行解码器

逻辑框图

rN

V

CCx中

V

帽

ec

A

5

A

6

A

7

A

8

A

9

A

11

A

12

A

13

A

14

DQ

0

DQ

1

DQ

2

DQ

3

DQ

4

DQ

5

DQ

6

DQ

7

en

商店

召回

商店/

召回

控制

HSB

om

静态RAM

ARRAY

512 x 512

m

ew

动力

控制

列I / O

COLUMN DEC

软件

检测

A

0

- A

13

A

0

A

1

A

2

A

3

A

4

A

10

G

E

W

R

输入缓冲器

N

ot

赛普拉斯半导体公司

文件编号： 001-52038修订版* C

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的二○一一年三月三十〇日

[+ ]反馈

D

es

ig

ns

STK14C88

引脚配置................................................ ........... 3

引脚说明................................................ ............... 3

绝对最大额定值............................................ 4

直流特性................................................ ........... 4

AC测试条件............................................... 5 ...........

电容................................................. ..................... 5

SRAM读周期＃ 1和＃ 2 ......................................... 6

SRAM写周期＃ 1和＃ 2 .......................................... 7

硬件模式选择............................................... 8

五金店周期............................................... 8 ....

自动存储/上电RECALL ......................................... 9

软件存储/调用模式选择.................. 10

软件控制的存储/调用循环................ 10

的nvSRAM操作................................................ ......... 11

噪声考虑................................................ ..... 11

SRAM读................................................ ..................... 11

SRAM写................................................ ..................... 11

上电RECALL ............................................... .......... 11

软件非易失STORE ......................................... 11

软件非易失RECALL ...................................... 11

自动存储模式................................................ .............. 11

自动存储禁止模式............................................... 12

HSB操作................................................ ................ 12

................................................最佳实践................. 13

防止STORES ................................................ ....... 13

硬件保护................................................ ............ 13

较低的平均有功功率............................................ 13

订购信息................................................ ...... 14

商业和工业订购信息....... 14

军事订货信息..................................... 15

包图................................................ .......... 16

与缩略语................................................. ....................... 19

文档约定................................................ 19

计量单位............................................... ........ 19

文档历史记录页............................................... .. 20

销售，解决方案和法律信息...................... 20

全球销售和设计支持....................... 20

产品................................................. ................... 20

的PSoC解决方案................................................ ......... 20

文件编号： 001-52038修订版* C

N

ot

R

ec

om

m

en

de

d

fo

rN

ew

D

es

ig

ns

第20页2

[+ ]反馈

STK14C88

销刀豆网络gurations

图1.引脚图 - 32引脚300英里SOIC / CDIP

图2.引脚图 - 32引脚450英里的LCC

A

12

A

14

A

7

A

14

A

12

A

7

A

6

A

5

A

4

A

3

NC

A

2

A

1

A

0

DQ

0

DQ

1

DQ

2

V

SS

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

31

30

29

28

27

26

25

24

23

22

21

20

19

18

17

HSB

W

A

13

A

8

A

9

A

11

G

NC

A

10

E

DQ

7

DQ

6

DQ

5

DQ

4

DQ

3

A

6

A

5

A

4

A

3

NC

A

2

A

1

A

0

DQ

0

W

1

32

V

CC

HSB

V

CCx中

V

帽

V

帽

A

13

A

8

A

9

G

（ TOP）

D

es

DQ

1

DQ

2

DQ

3

DQ

4

DQ

5

DQ

6

V

SS

（ TOP）

引脚说明

引脚名称

A

14

-A

0

DQ

7

-DQ

0

E

W

G

V

CC

HSB

I / O

输入

I / O

输入

en

芯片使能：活动低辐射输入选择器。

供电电源： 5.0V ， + 10 ％。

V

帽

V

SS

NC

N

电源供应器自动存储电容器：提供电源的nvSRAM在断电时存储在SRAM数据

到非易失性存储元件。

电源接地。

无连接

未标记引脚没有内部连接。

文件编号： 001-52038修订版* C

ot

I / O

R

ec

写使能：将活性低水使上DQ管脚的数据将被写入的地址

位置锁存由大肠杆菌的下降沿

输出使能：有源低G输入使能数据输出缓冲器中读取周期。

德主张摹高造成的DQ引脚为三态。

五金店忙：当该低输出指示存储过程中。当拉低

外部的芯片时，它启动一个非易失STORE操作。弱上拉电阻保持

该引脚，如果没有连接高。（可选连接）。

om

数据：用于访问的nvSRAM双向8位数据总线。

m

地址： 15地址输入选择的阵列的nvSRAM中的32,768字节之一。

de

d

fo

rN

描述

ew

ig

ns

A

11

NC

A

10

E

DQ

7

第20页3

[+ ]反馈

STK14C88

绝对最大额定值

在输入相对地电压...............- 0.5 V至7.0 V

在输入相对于V电压

SS

.........- 0.6 V至（V

CC

+ 0.5 V)

在DQ电压

0-7

或HSB ....................- 0.5 V至（V

CC

+ 0.5 V)

偏压下温度-55 .............................

C

到125

C

存储温度-65 ..................................

C

150

C

功耗................................................ ............ 1 W

直流输出电流（ 1输出的时间， 1秒持续时间） .... 15毫安

记

应力大于“绝对在列

最大额定值“，可能对器件造成永久性损坏。

这是一个压力装置的唯一的评级，并且功能操作

在上述这些条件的业务部门所标明

本规范是不是暗示。暴露在绝对

最大额定值条件下工作会影响

可靠性。

DC特性

在整个工作范围（V

CC

= 5.0 V ± 10%)

[4]

符号

I

CC1[1]

参数

平均V

CC

当前

民

–

最大

97

80

70

3

10

工业/

军事

民

–

D

es

单位

mA

3

10

2

31

26

23

mA

1

5

A

V

C

所有的输入

–

最大

100

85

70

I

CC2[2]

I

CC3[1]

平均V

CC

目前在

商店

平均V

CC

目前在T

AVAV

=

200纳秒

5V ， 25°C时，典型的

平均V

帽

目前在

自动存储周期

平均V

CC

当前

（待机，骑自行车TTL输入

级别）

V

CC

待机电流

（待机，稳定的CMOS输入

级别）

–

rN

–

ew

I

CC4[2]

I

SB1[3]

de

d

–

fo

–

2

–

m

en

–

30

25

22

I

SB2[3]

–

1.5

–

1.5

om

ec

I

ILK

I

OLK

V

IH

V

IL

V

OH

V

OL

V

BL

T

A

输入漏电流

–

2.2

V

SS

– .5

2.4

–

0

1

5

V

CC

+ 0.5

0.8

–

0.4

70

–

2.2

V

SS

– .5

2.4

–

-40/-55

N

输入逻辑“ 0 ”电压

输出逻辑“ 1 ”电压

输出逻辑“ 0 ”电压

在HSB输出逻辑“ 0 ”电压

工作温度

ot

输入逻辑“ 1 ”电压

R

断态输出漏电流

V

CC

+0.5

0.8

0.4

85/125

笔记

1. I

CC1

我

CC3

依赖于输出负载和循环率。在特定网络版值与空载输出获得。

2. I

CC2

我

CC4

所需的各个商店的周期的持续时间（吨的平均电流

商店

).

3. E

V

IH

不产生待机电流电平，直到任何非易失性周期中已超时。

4. V

CC

参考电平在本数据手册参考V

CC

如果这就是由电源连接，或V

帽

如果V

CC

被连接到地。

文件编号： 001-52038修订版* C

ig

ns

笔记

t

AVAV

= 25纳秒

t

AVAV

= 35 ns的

t

AVAV

- 45纳秒

所有的输入无关，V

CC

=

最大

W

(V

CC

– 0.2V)

所有其他骑自行车， CMOS

水平

所有的输入无关

t

AVAV

= 25纳秒，E

V

IH

t

AVAV

= 35纳秒，E

V

IH

t

AVAV

= 45纳秒，E

V

IH

E

(V

CC

– 0.2V)

所有其他V

IN

0.2V或

(V

CC

– 0.2V)

V

CC

=最大

V

IN

= V

SS

到V

CC

V

CC

=最大

V

IN

= V

SS

到V

CC

， E或G V

IH

I

OUT

= - 除了HSB 4毫安

I

OUT

除了HSB = 8毫安

I

OUT

= 3毫安

第20页4

[+ ]反馈

STK14C88

AC测试条件

输入脉冲电平............................................... ..... 0 V至3 V

输入上升和下降时间............................................. .. <5 NS

输入和输出时序参考水平....................... 1.5 V

输出负载................................................ ........见

科幻gure 3

图3. AC输出负载

5.0 V

480欧姆

产量

255欧姆

30 pF的

INCLUDING

范围和

灯具

电容

参数

[5]

C

IN

C

OUT

描述

输入电容

输出电容

T

A

= 25

C,

F = 1MHz时，

fo

测试条件

rN

ew

最大

5

7

单位

pF

D

es

条件

V

= 0至3伏

V

= 0至3伏

第20页5

记

5.这些参数是保证，但未经测试。

文件编号： 001-52038修订版* C

N

ot

R

ec

om

m

en

de

d

ig

ns

[+ ]反馈

STK14C88

32Kx8自动存储的nvSRAM

特点

25 ， 35 ， 45纳秒读取访问&读/写周期时间

无限的读/写耐用性

掉电时自动非易失性存储

非易失性存储在硬件或

软件控制

自动恢复到SRAM将开机

无限RECALL周期

100万存储周期

100年非易失性数据保留

单5V ±10 ％电源

商业，工业，军用温度

32引脚300密耳SOIC （符合RoHS标准）

32引脚CDIP和LCC封装

描述

该SIMTEK STK14C88是256KB的快速静态RAM

具有非易失性的量子阱的存储元件

包括与每个存储器单元。

SRAM中提供了快速访问&的循环时间，

易用性和无限的读&写入寿命

一个正常的SRAM 。

数据自动地传送到所述非易失性stor-

当检测到的功率损耗年龄细胞（对STORE

操作）。上电时，数据是自动

恢复到SRAM （该RECALL操作）。两

STORE和RECALL操作也可

在软件控制下。

该SIMTEK的nvSRAM是第一个单片无vola-

瓷砖的内存来提供无限的写入和读取。这是

最高性能，最可靠的非易失性

可用内存。

框图

V

CCx中

量子阱

512 x 512

V

帽

A

5

A

6

A

7

A

8

A

9

A

11

A

12

A

13

A

14

DQ

0

DQ

1

DQ

2

DQ

3

DQ

4

DQ

5

DQ

6

DQ

7

动力

控制

行解码器

商店

静态RAM

ARRAY

512 x 512

召回

商店/

召回

控制

HSB

输入缓冲器

列I / O

COLUMN DEC

软件

检测

A

0

- A

13

A

0

A

1

A

2

A

3

A

4

A

10

G

E

W

本产品符合每个规格

术语SIMTEK标准保修。该产品

已完成SIMTEK内部资格测试

并已达到生产状态。

1

文件控制＃ ML0014版本2.0

2008年2月

STK14C88

销刀豆网络gurations

V

帽

A

14

A

12

A

7

A

6

A

5

A

4

A

3

NC

A

2

A

1

A

0

DQ

0

DQ

1

DQ

2

V

SS

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

（ TOP）

32

31

30

29

28

27

26

25

24

23

22

21

20

19

18

17

V

CC

HSB

V

CCx中

A

12

A

14

V

帽

HSB

A

7

W

A

13

A

8

A

9

A

11

G

NC

A

10

E

DQ

7

DQ

6

DQ

5

DQ

4

DQ

3

W

A

13

A

8

A

9

A

11

A

6

A

5

A

4

A

3

NC

A

2

A

1

A

0

DQ

0

（ TOP）

G

NC

A

10

E

DQ

7

DQ

1

DQ

2

V

SS

DQ

3

DQ

4

32引脚450密耳LCC

32引脚300密耳SOIC

32引脚300密耳CDIP

引脚说明

引脚名称

A

14

-A

0

DQ

7

-DQ

0

E

W

G

V

CC

HSB

输入

I / O

输入

电源

I / O

描述

地址： 15地址输入的nvSRAM阵列中选择32,768字节1

数据：双向8位数据总线，用于访问所述的nvSRAM

芯片使能：活动低辐射输入选择器

写使能：将活性低水使上DQ管脚的数据将被写入的地址

位置锁定由E的下降沿

输出使能：有源低G输入使能数据输出缓冲器中读取周期。

德主张摹高造成的DQ引脚为三态。

电源： 5.0V ， + 10 ％

五金店忙：当该低输出指示存储过程中。当拉

低外部的芯片，它将启动一个非易失STORE操作。弱上拉电阻

如果保持不连接这个引脚为高电平。（连接可选）。

自动存储电容器：提供电源的nvSRAM从断电到存储数据的过程中

SRAM到非易失性存储元件。

地

V

帽

V

SS

电源

文件控制＃ ML0014版本2.0

2008年2月

2

DQ

5

DQ

6

STK14C88

绝对最大额定值

a

电压输入相对于地面。。。。。。。。。。。。。 -0.5V至7.0V

在输入相对于V电压

SS

。。。。。。。。。。 - 0.6V至（V

CC

+ 0.5V)

在DQ电压

0-7

或HSB 。。。。。。。。。。。。。。。。 - 0.5V至（V

CC

+ 0.5V)

在偏置温度。。。。。。。。。。。。。。。。。。。。。。 - 55 ° C至125°C

储存温度。。。。。。。。。。。。。。。。。。。。。。。。 -65 ℃150 ℃的

功耗。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 1W

直流输出电流（1输出的时间， 1秒的持续时间）。。。。。。。 15毫安

注一：强调高于绝对最大的“上市

“，可能对器件造成永久性损坏。这是一个

额定值只，设备的CON-功能操作

ditions高于在这个业务部门所标明

特定网络阳离子是不是暗示。暴露在绝对最大额定

长时间荷兰国际集团的条件可能会影响其可靠性。

DC特性

符号

b

(V

CC

= 5.0V

±

10%)

e

工业/

军事

民

最大

100

85

70

3

10

2

31

26

23

1.5

±1

±5

2.2

V

SS

– .5

2.4

0.4

0

70

-40/-55

0.4

85/125

V

CC

+ .5

0.8

mA

μA

V

°C

t

AVAV

= 25ns的

t

AVAV

= 35ns的

t

AVAV

=为45nS

所有的输入无关，V

CC

=最大

W

≥

(V

CC

– 0.2V)

所有其他骑自行车， CMOS电平

所有的输入无关

t

AVAV

= 25ns的，E

≥

V

IH

t

AVAV

=为35ns ，E

≥

V

IH

t

AVAV

=为45nS ，E

≥

V

IH

E

≥

(V

CC

– 0.2V)

所有其他V

IN

≤

0.2V或

≥

(V

CC

– 0.2V)

V

CC

=最大

V

IN

= V

SS

到V

CC

V

CC

=最大

V

IN

= V

SS

到V

CC

，E或G

≥

V

IH

所有的输入

I

OUT

= - 4毫安除了HSB

I

OUT

除了HSB = 8毫安

I

OUT

= 3毫安

单位

笔记

民

最大

97

80

70

3

10

2

30

25

22

1.5

±1

±5

2.2

V

SS

– .5

2.4

V

CC

+ .5

0.8

参数

I

CC1

平均V

CC

当前

I

CC2c

I

CC3

b

平均V

CC

目前在

商店

平均V

CC

目前在T

AVAV

= 200ns的

5V ， 25°C时，典型的

平均V

帽

自动存储在当前

周期

平均V

CC

当前

（待机，骑自行车TTL电平输入）

V

CC

待机电流

（待机，稳定的CMOS输入电平）

输入漏电流

断态输出漏电流

输入逻辑“ 1 ”电压

输入逻辑“ 0 ”电压

输出逻辑“ 1 ”电压

输出逻辑“ 0 ”电压

在HSB输出逻辑“ 0 ”电压

工作温度

I

CC4c

I

SB1d

I

SB2d

I

ILK

I

OLK

V

IH

V

IL

V

OH

V

OL

V

BL

T

A

注B：

注意：C ：

注意D：

注E：

I

CC1

我

CC3

依赖于输出负载和循环率。在特定网络版值与空载输出获得。

I

CC2

我

CC4

需要进行相应的持续时间的平均电流

商店

周期（T

商店

) .

E

≥

V

IH

不会产生待机电流电平，直到任何非易失性周期中已超时。

V

CC

参考水平在整个数据表是指V

CC

如果这就是由电源连接，或V

帽

如果V

CC

连接

到地面。

AC测试条件

输入脉冲电平。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0V至3V

输入上升和下降时间。

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤

5ns

输入和输出时序参考电平。。。。。。。。。。。。。。。 1.5V

输出负载。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。见图1

5.0V

480欧姆

产量

255欧姆

30 pF的

INCLUDING

范围和

灯具

电容

f

符号

C

IN

C

OUT

参数

输入电容

输出电容

(T

A

= 25 ° C，F = 1.0MHz的）

最大

5

7

单位

pF

条件

ΔV

= 0到3V

ΔV

= 0到3V

注F：

这些参数是保证，但未经测试。

图1

:

AC输出负载

文件控制＃ ML0014版本2.0

2008年2月

3

STK14C88

SRAM读周期＃ 1 & ＃ 2

符号

号

#1, #2

1

2

3

4

5

6

7

8

9

10

11

t

ELQV

t

AVAVg ，

t

ELEHg

t

AVQVh

t

GLQV

t

AXQXh

t

ELQX

t

EHQZ

i

(V

CC

= 5.0V

±

10%)

e

STK14C88-25

参数

STK14C88-35

民

最大

35

25

10

5

10

0

10

0

25

0

35

0

13

0

45

5

13

0

15

35

15

5

15

45

20

STK14C88-45

单位

民

最大

25

民

最大

45

ns

Alt键。

t

ACS

t

RC

t

AA

t

OE

t

OH

t

LZ

t

HZ

t

OLZ

t

OHZ

芯片使能存取时间

读周期时间

地址访问时间

输出使能到数据有效

地址变更后的输出保持

地址更改或芯片使能到输出有效

地址更改或禁用芯片到输出无效

输出使能输出活跃

输出禁止到输出无效

芯片使能为功耗工作

芯片禁用到备用电源

t

GLQX

t

GHQZi

t

ELICCH

f

t

PA

t

PS

t

EHICCLf

注G： W和HSB必须在SRAM读周期高。

注H： I / O状态假设E和G <

V

IL

和

W >

V

IH

;设备被连续地选择。

注一：测量

±

200mV的从稳态输出电压。

SRAM读周期1：

地址控

G，H

2

t

AVAV

地址

5

t

AXQX

DQ （ DATA OUT ）

数据有效

3

t

AVQV

SRAM读周期＃ 2 ：

E和G受控

g

ADDR ESS

t

ê LE

1

t

EL Q V

2

29

t

EHAX

11

t

EHI CC L

7

t

EHQ

E

27

6

t

ELQ X

G

t

AV QV

4

8

t

体中Q X

t

体中QV

9

t

GH Q

3

DQ （D ATA OUT）

10

t

ELI CC

AC牛逼IVE

DAT一个VAL ID

I

CC

圣和

文件控制＃ ML0014版本2.0

2008年2月

4

STK14C88

SRAM写周期＃ 1 & ＃ 2

符号

号

#1

#2

Alt键。

参数

民

最大

民

最大

民

最大

STK14C88-25

(V

CC

= 5.0V

±

10%)

e

STK14C88-35

STK14C88-45

单位

12

13

14

15

16

17

18

19

20

21

t

AVAV

t

WLWH

t

ELWH

t

DVWH

t

WHDX

t

AVWH

t

AVWL

t

WHAX

t

WLQZ I，J

t

WHQX

t

AVAV

t

WLEH

t

ELEH

t

DVEH

t

EHDX

t

AVEH

t

AVEL

t

EHAX

t

WC

t

WP

t

CW

t

DW

t

DH

t

AW

t

AS

t

WR

t

WZ

t

OW

写周期时间

把脉冲宽度

芯片使能写操作的结束

数据建立到写结束

写入结束后数据保持

地址建立到写结束

地址建立开始写的

写入结束后地址保持

写使能到输出禁止

输出写入结束后主动

25

20

10

0

20

0

10

5

35

25

12

0

25

0

13

5

45

30

15

0

30

0

15

5

ns

注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。

注K： é或W必须是

≥

V

IH

在地址转换。

注L： HSB必须在SRAM写周期高。

的SRAM写周期＃ 1：

硬件控制

K，L

12

t

AVAV

地址

14

t

ELWH

E

17

t

AVWH

13

t

WLWH

15

t

DVWH

DATA IN

20

t

WLQZ

数据输出

以前的数据

高阻抗

数据有效

19

t

WHAX

18

t

AVWL

W

16

t

WHDX

21

t

WHQX

SRAM写周期＃ 2 ：

E受控

K，L

12

t

AVAV

地址

18

t

AVEL

E

14

t

ELEH

19

t

EHAX

17

t

AVEH

W

13

t

WLEH

15

t

DVEH

16

t

EHDX

数据有效

高阻抗

DATA IN

数据输出

文件控制＃ ML0014版本2.0

2008年2月

5