【STK12C6864千位（ 8K ×8 ）自动存储的nvSRAM特点■■■■■■■■■■■■功能说明】,IC型号STK12C68-SF25ITR,STK12C68-SF25ITR PDF资料,STK12C68-SF25ITR经销商,ic,电子元器件-51电子网

STK12C68

64千位（ 8K ×8 ）自动存储的nvSRAM

特点

■

功能说明

赛普拉斯STK12C68是一个快速静态RAM与非易失性

元件中的每个存储单元。嵌入式非易失性

元素结合QuantumTrap技术生产

世界上最可靠的非易失性存储器。该SRAM提供

无限的读写周期，而独立的非易失性

数据驻留在高度可靠的QuantumTrap细胞。数据

从SRAM传输到非易失性元件（在

STORE操作）自动发生的断电。上

电时，数据被恢复到SRAM （该RECALL操作）

从非易失性存储器中。无论是存储和调用

操作也是在软件控制下可用。硬件

STORE开始与HSB引脚。

25 NS， NS 35和45 ns访问时间

在断电与外部68关闭自动STORE手

μF电容

商店到QuantumTrap 非易失性元件是由发起

软件，硬件，或自动存储在掉电

召回SRAM通过软件或上电启动

无限的读，写和RECALL周期

百万STORE周期来QuantumTrap

百年数据保存到QuantumTrap

单5V + 10 ％工作

商用和工业温度

228引脚（ 330mil ） SOIC ， 28引脚（ 300MIL ） PDIP ， 28引脚（ 600mil ）

PDIP封装

28引脚（ 300 mil）的CDIP和28片（ 350万） LCC封装

符合RoHS标准

逻辑框图

量子阱

128 X 512

商店

帽

行解码器

动力

控制

商店/

召回

控制

静态RAM

ARRAY

128 X 512

召回

HSB

软件

检测

列I / O

输入缓冲器

COLUMN DEC

赛普拉斯半导体公司

文件编号： 001-51027修订版**

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的二零零九年一月三十日

[+ ]反馈

STK12C68

销刀豆网络gurations

图1. 28引脚SOIC / DIP和LLC

引脚德网络nitions

引脚名称

–A

-DQ

HSB

ALT

IO类型

输入

地

描述

地址输入。

用于选择的8192个字节的nvSRAM之一。

写使能输入，低电平有效。

当芯片被使能和WE为低时，在IO数据

标签写入到特定地址的位置。

芯片使能输入，低电平有效。

当低，选择芯片。当HIGH ，取消选择的芯片。

输出使能，低电平有效。

该低电平有效OE输入使能数据输出缓冲器中

读周期。拉高OE HIGH导致IO引脚三态。

地面的装置。

该装置被连接到该系统的地面。

输入或输出

双向数据IO线。

作为根据操作的输入或输出线路。

电源

电源输入到该设备。

输入或输出

五金店忙（ HSB ）。

低电平时，此输出表明五金店正在进行中。

当拉低外部向芯片时，它启动一个非易失STORE操作。弱内

上拉电阻保持这个引脚为高电平，如果没有连接（连接可选）。

电源

自动存储电容。

提供电源的nvSRAM在断电时存储在SRAM数据

到非易失性元件。

帽

文件编号： 001-51027修订版**

第20页2

[+ ]反馈

STK12C68

设备操作

该STK12C68的nvSRAM是由两个功能康波

堂费成对在相同的物理单元中。这是一个SRAM

存储器单元和一个非易失性QuantumTrap细胞。该SRAM

存储单元作为一个标准的快速静态RAM 。在数据

SRAM被转移至非易失性的细胞（对STORE

操作）或从非易失性细胞到SRAM（该RECALL

操作）。这种独特的架构允许存储和

召回所有单元并联。在STORE和RECALL

操作的SRAM读与写操作被禁止。该

STK12C68支持无限读取和写入类似

典型的SRAM 。此外，它提供了无限的RECALL操作

从非易失性细胞和多达百万商店系统蒸发散

操作。

在正常操作期间，该器件消耗的电流从V

充电连接至V的电容器

帽

引脚。此存储

充电所使用的芯片来执行单个STORE操作。

如果在V的电压

引脚低于V

开关

中，部分

自动断开V

帽

引脚从V

。商店

启动与由V提供的功率运行

帽

电容。

图2

示出了存储电容器的正确连接

帽

）自动存储操作。电荷存储电容器

68 μF和220 μF （ + 20 ％），额定电压为6V之间应该是

提供的。在V的电压

帽

销是由电荷驱动到5V

泵内部的芯片。上拉起来放在我们拿着它

在上电期间无效。

图2.自动存储模式

SRAM读

该STK12C68执行一个读周期，每当CE和OE是

低，而WE和HSB是HIGH 。地址指定的

引脚

0–12

确定访问的8192个数据字节。当

读由地址转换启动的，则输出是有效

吨的延迟之后

（读周期1 ）。如果读通过CE启动

或OE ，则输出在t有效

ACE

或者在t

美国能源部

，以较迟者为准

（读周期2 ）。数据输出一再响应地址

内T改变

无需跃迁存取时间

系统蒸发散在任何控制输入引脚，并保持有效，直到另一个

地址变更或直到CE或OE变为高电平，否则我们还是

HSB被拉低。

SRAM写

写周期完成时CE和WE低，

HSB高。地址输入必须在进入之前稳定

写周期，必须保持稳定，直到CE或WE

变为高电平的周期的末尾。在共用的IO中的数据

DQ引脚

0–7

被写入到存储器中，如果它具有有效吨

日前

一个我们控制写入或CE年底前结束

控制写入。请OE高在整个写周期

避免常见的IO线数据总线争。如果OE保持低电平，

内部电路断开输出缓冲器吨

HZWE

之后，我们去

低。

自动存储操作

使用三种之一的STK12C68将数据存储到的nvSRAM

存储操作：

1.硬件店由HSB激活

2.软件商店由一个地址序列激活

3.自动存储在设备断电

自动存储操作QuantumTrap的一大特色

技术默认情况下，在STK12C68启用。

在系统上电模式下， V

和V

帽

被连接到

没有68 + 5V电源

μF

电容。在这种模式下，

该STK12C68的自动存储功能工作所存储的

充电系统作为动力下降。用户必须，但是，

保证V

不低于3.6V时的10毫秒

STORE周期。

为了减少不必要的非易失性存储，自动存储，并

五金店操作将被忽略，除非至少有一个写

自从最近STORE操作已经发生或

RECALL周期。启动软件商店周期执行

不管写操作是否已经发生。一

可选的上拉电阻显示连接到HSB 。在HSB

信号是由系统监控，如果一个自动存储周期，以检测

正在进行中。

文件编号： 001-51027修订版**

第20页3

[+ ]反馈

STK12C68

图3.自动存储禁止模式

在任何商店的操作，不管它是如何发起的，

在STK12C68继续推动HSB引脚为低电平，释放它

只有当存储完成。完成后存放

操作时， STK12C68仍然禁止，直到HSB引脚

返回高电平。

HSB如果不使用，则悬空。

硬件RECALL （上电）

在上电期间或之后的任何低功耗状态（V

＆ LT ;

RESET

），一个内部调出请求被锁定。当V

再次超过V的检测电压

开关

，召回

会自动启动，并采取吨

HRECALL

来完成。

如果STK12C68处于写入状态，在上电时的端

回想一下，在SRAM数据被破坏。为了避免这种

的情况下，一个10千欧电阻连接或者我们之间

和System V

或CE和System V之间

软件商店

数据被从SRAM由传送到非易失性存储器

一个软件地址序列。该STK12C68软件商店

循环是通过执行顺序控制CE开始阅读

从周期的确切顺序六项具体地址位置。中

对STORE周期，先前的非易失性数据的擦除是

首先来执行随后的非易失性的程序

元素。当启动一个商店周期，输入和输出是

禁用，直到周期结束。

因为一个序列的读和写来自特定地址的使用

对于STORE开始，就没有其他的读或写是很重要的

存取介入的序列中。如果他们介入，

序列被中止，没有存储或调用发生。

要启动的软件商店周期，下面读

顺序进行：

1.阅读地址为0x0000 ，有效的读

2.读地址0x1555 ，有效的读

3.阅读地址0x0AAA ，有效的读

4.阅读地址0x1FFF的，有效的读

5.读地址0x10F0 ，有效的读

6.读地址0x0F0F ，启动STORE周期

该软件序列主频与CE控制读或

OE控制读取。当序列中的第六个地址

被输入，则商店循环开始和芯片是

禁用。重要的是，读周期，而不是写周期

用于序列中。这是没有必要的OE为低电平对

一个有效的序列。之后的T

商店

周期时间满足，

SRAM再次被激活，读取和写入操作。

如果电源Vcc的下降之前，快于美国20个/伏

达到V

开关

，然后2.2欧姆的电阻应该连接

V之间

和系统供电，以避免瞬间过量

V之间的电流

和V

帽

自动存储禁止模式

如果不需要对功率损失的自动商店，则V

被连接到地和+ 5V被施加到V

帽

（图

3).

这是

所述自动存储禁止模式，其中自动存储功能是

禁用。如果STK12C68在此配置中并引用操作

分配办法，以V

被改变到V

帽

在本数据手册。

在这种模式下，商店操作都通过软件触发

控制或HSB引脚。要启用或禁用自动存储使用

I / O端口引脚见

防止商店

第5页上这是不允许的

这三个选项“对飞”之间切换。

五金店（ HSB ）操作

该STK12C68提供了HSB引脚用于控制和

在确认存储操作。在HSB引脚用于

请求五金店周期。当HSB引脚驱动

低时， STK12C68有条件启动STORE操作

吨后

延迟

。实际STORE周期只有开始，如果在写

SRAM发生上次存储或调用周期。该

HSB引脚还可以作为一个开漏驱动器的内部驱动

低，表明处于忙碌状态，而STORE （由启动

任何装置）正在进行中。

SRAM的读写操作，这是正在进行时

HSB驱动至低电平以任何方式被给定的时间来完成

启动之前的存储操作。经过HSB变为低电平，

在STK12C68继续SRAM操作在t

延迟

。中

延迟

，多个SRAM读操作发生。如果是写

在HSB时被拉低的进步，它允许时间t

延迟

完整的。然而，任何SRAM写入周期后要求

HSB变为低电平被禁止，直到HSB返回高电平。

文件编号： 001-51027修订版**

软件RECALL

数据从非易失性存储器通过转移到SRAM

一个软件地址序列。软件RECALL周期

与读取操作中类似的方式顺序启动

对软件商店开始。要启动RECALL周期，

CE控制的读操作如下顺序是

执行：

1.阅读地址为0x0000 ，有效的读

2.读地址0x1555 ，有效的读

第20页4

[+ ]反馈

STK12C68

3.阅读地址0x0AAA ，有效的读

4.阅读地址0x1FFF的，有效的读

5.读地址0x10F0 ，有效的读

6.读地址0x0F0E ，启动RECALL周期

在内部，召回是一个两步的过程。首先， SRAM数据

被清除;然后，非易失性信息被传输至电

SRAM单元。之后的T

召回

周期时， SRAM再次是

准备读取和写入操作。调用操作

不改变在非易失性元件的数据。该nonvol-

atile数据可以被调用的次数不受限制。

■

在V

水平

IO负载

图4.当前对循环时间（读）

数据保护

在STK12C68在低电压保护，从数据损坏

通过抑制所有外部发起的商店和写入条件

操作。在低电压条件被检测到当V

小于V

开关

。如果STK12C68处于写模式（既CE

而我们低）在上电时后召回或商店后，

写被禁止，直至行政长官一负跳变或WE是

检测到。这可以防止意外的功率时写道：

或欠压条件。

图5.电流与循环时间（写）

噪声考虑

该STK12C68是一种高速内存。它必须具有高

约0.1μF高频旁路电容连接

V之间

和V

SS,

使用线索和痕迹是短

成为可能。如同所有的高速CMOS集成电路，小心路由

电源，接地和信号降低电路噪声。

硬件保护

该STK12C68提供硬件保护，防止意外

在低电压条件STORE操作和SRAM写入

系统蒸发散。当V

帽

＆ LT ; V

开关

所有外部发起STORE

操作和SRAM写操作被禁止。自动存储可

通过把VCC对地和应用+ 5V完全禁用

帽

。这是自动存储禁止模式;在这种模式下，存储

只能通过使用该软件明确要求启动

序列或HSB销。

较低的平均有功功率

CMOS技术提供了STK12C68的好处

绘制显著较少的电流，当它被循环在时间较长

超过50纳秒。

图4

显示我的关系

和

读或写周期时间。最坏情况下的电流消耗

所示的CMOS和TTL电平输入（商业temper-

ATURE范围， Vcc = 5.5V ，在芯片100％占空比使能）。只

当芯片被禁用备用电流被绘制。整体

由STK12C68得出平均电流取决于

以下项目：

■

防止商店

这家商店的功能是通过举办HSB高配禁用

驾驶员能够采购30毫安在第五

中的至少2.2V ，

因为它必须压倒内部上拉下来的设备。这

设备驱动HSB低20

μs

在一个商店的发作。

当STK12C68被连接用于自动存储的操作

（系统V

连接到V

和68

μF

电容上的V

帽

)

和V

十字V

开关

下来的方式， STK12C68

企图拉HSB低。如果HSB实际上并没有得到如下

，部分停止试图拉HSB低和中止STORE

尝试。

芯片的占空比使

总的周期率的访问

的读写比

CMOS与TTL电平输入

工作温度

文件编号： 001-51027修订版**

第20页5

[+ ]反馈

STK12C68

64千位（ 8K ×8 ）自动存储的nvSRAM

特点

■

功能说明

赛普拉斯STK12C68是一个快速静态RAM与非易失性

元件中的每个存储单元。嵌入式非易失性

元素结合QuantumTrap技术生产

世界上最可靠的非易失性存储器。该SRAM提供

无限的读写周期，而独立的非易失性

数据驻留在高度可靠的QuantumTrap细胞。数据

从SRAM传输到非易失性元件（在

STORE操作）自动发生的断电。上

电时，数据被恢复到SRAM （该RECALL操作）

从非易失性存储器中。无论是存储和调用

操作也是在软件控制下可用。硬件

STORE开始与HSB引脚。

25 NS， NS 35和45 ns访问时间

在断电与外部68关闭自动STORE手

μF电容

商店到QuantumTrap非易失性元件是由发起

软件，硬件，或掉电自动存储

召回SRAM通过软件或上电启动

无限的读，写和RECALL周期

百万STORE周期来QuantumTrap

百年数据保存到QuantumTrap

单5V + 10 ％工作

商用和工业温度

228引脚（ 330mil ） SOIC ， 28引脚（ 300MIL ） PDIP ， 28引脚（ 600mil ）

PDIP封装

28引脚（ 300 mil）的CDIP和28片（ 350万） LCC封装

符合RoHS标准

逻辑框图

在加时赛

行解码器

PR回复

OD合作

UC毫米

蒂奥ê

次

到E

苏D F

PP或

或NE

为W

吴

OI ES

吴IG

PR纳秒。

TIO

量子阱

128 X 512

商店

动力

控制

商店/

召回

控制

静态RAM

ARRAY

128 X 512

召回

帽

HSB

软件

检测

列I / O

输入缓冲器

COLUMN DEC

赛普拉斯半导体公司

文件编号： 001-51027修订版* C

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2011年3月7日

[+ ]反馈

STK12C68

引脚配置................................................ ........... 3

引脚定义................................................ .................. 3

设备操作................................................ .............. 4

SRAM读................................................ ....................... 4

SRAM写................................................ ....................... 4

自动存储操作................................................ 4 ........

自动存储禁止模式............................................... 5 .....

五金店（ HSB ）操作................................. 5

硬件RECALL （上电） ........................................ 5

软件商店................................................ ............... 5

软件RECALL ................................................ ............. 6

数据保护................................................ ................. 6

噪声考虑................................................ 6 .......

硬件保护................................................ .............. 6

较低的平均有功功率.............................................. 6

防止商店................................................ ............... 6

................................................最佳实践................... 7

最大额定值................................................ ............. 8

经营范围................................................ ............... 8

直流电气特性.......................................... 8

数据保留和耐力....................................... 9

电容................................................. ..................... 9

热阻................................................ .......... 9

AC测试条件............................................... ........... 9

AC开关特性....................................... 10

SRAM读周期............................................... ..... 10

SRAM写周期............................................... ...... 12

自动存储或通电RECALL .................................. 14

软件控制的存储/调用循环................ 15

五金店周期............................................... .. 16

开关波形................................................ ...... 16

品名命名...................................... 17

订购信息................................................ ...... 17

包图................................................ .......... 18

文档历史记录页............................................... .. 23

销售，解决方案和法律信息...................... 24

全球销售和设计支持....................... 24

产品................................................. ................... 24

文件编号： 001-51027修订版* C

在加时赛

公关ê

OD合作

UC毫米

蒂奥ê

次

到E

苏D F

PP或

或NE

为W

吴

OI ES

吴IG

PR纳秒。

TIO

分页： 24 2

[+ ]反馈

STK12C68

销刀豆网络gurations

图1. 28引脚SOIC / DIP和LLC

引脚德网络nitions

引脚名称

–A

-DQ

HSB

帽

ALT

I / O类型

输入

输入或输出

双向数据I / O线。

作为根据操作的输入或输出线路。

写使能输入，低电平有效。

当芯片被使能和WE为低电平时，在I数据输入/输出

标签写入到特定地址的位置。

芯片使能输入，低电平有效。

当低，选择芯片。当HIGH ，取消选择的芯片。

输出使能，低电平有效。

该低电平有效OE输入使能数据输出缓冲器中

读周期。拉高OE HIGH导致I / O引脚为三态。

地

电源

电源输入到该设备。

输入或输出

五金店忙（ HSB ）。

低电平时，此输出表明五金店正在进行中。

当拉低外部向芯片时，它启动一个非易失STORE操作。弱内

上拉电阻保持这个引脚为高电平，如果没有连接（连接可选）。

电源

自动存储电容。

提供电源的nvSRAM在断电时存储在SRAM数据

到非易失性元件。

文件编号： 001-51027修订版* C

在加时赛

公关ê

OD合作

UC毫米

蒂奥ê

次

到E

苏D F

PP或

或NE

为W

吴

OI ES

吴IG

PR纳秒。

TIO

描述

地址输入。

用于选择的8192个字节的nvSRAM之一。

地面的装置。

该装置被连接到该系统的地面。

第24 3

[+ ]反馈

STK12C68

设备操作

该STK12C68的nvSRAM是由两个功能康波

堂费成对在相同的物理单元中。这是一个SRAM

存储器单元和一个非易失性QuantumTrap细胞。该SRAM

存储单元作为一个标准的快速静态RAM 。在数据

SRAM被转移至非易失性的细胞（对STORE

操作）或从非易失性细胞到SRAM（该RECALL

操作）。这种独特的架构允许存储和

召回所有单元并联。在STORE和RECALL

操作的SRAM读与写操作被禁止。该

STK12C68支持无限读取和写入类似

典型的SRAM 。此外，它提供了无限的RECALL操作

从非易失性细胞和多达百万商店系统蒸发散

操作。

在正常操作期间，该器件消耗的电流从V

充电连接至V的电容器

帽

引脚。此存储

充电所使用的芯片来执行单个STORE操作。

如果在V的电压

引脚低于V

开关

中，部分

自动断开V

帽

引脚从V

。商店

启动与由V提供的功率运行

帽

电容。

图2

示出了存储电容器的正确连接

帽

）自动存储操作。电荷存储电容器

68 μF和220 μF （ + 20 ％），额定电压为6V之间应该是

提供的。在V的电压

帽

销是由电荷驱动到5V

泵内部的芯片。上拉起来放在我们拿着它

在上电期间无效。

图2.自动存储模式

SRAM写

写周期完成时CE和WE低，

HSB高。地址输入必须在进入之前稳定

写周期，必须保持稳定，直到CE或WE

变为高电平的周期的末尾。在常见的I / O数据

DQ引脚

0–7

被写入到存储器中，如果它具有有效吨

日前

一个我们控制写入或CE年底前结束

控制写入。请OE高在整个写周期

避免常见的I / O线数据总线争。如果OE保持低电平，

内部电路断开输出缓冲器吨

HZWE

之后，我们去

低。

自动存储操作

使用三种之一的STK12C68将数据存储到的nvSRAM

存储操作：

1.硬件店由HSB激活

2.软件商店由一个地址序列激活

3.自动存储在设备断电

自动存储操作QuantumTrap的一大特色

技术默认情况下，在STK12C68启用。

文件编号： 001-51027修订版* C

在加时赛

公关ê

OD合作

UC毫米

蒂奥ê

次

到E

苏D F

PP或

或NE

为W

吴

OI ES

吴IG

PR纳秒。

TIO

该STK12C68执行一个读周期，每当CE和OE是

低，而WE和HSB是HIGH 。地址指定的

引脚

0–12

确定访问的8192个数据字节。当

读由地址转换启动的，则输出是有效

吨的延迟之后

（读周期1 ）。如果读通过CE启动

或OE ，则输出在t有效

ACE

或者在t

美国能源部

，以较迟者为准

（读周期2 ）。数据输出一再响应地址

内T改变

无需跃迁存取时间

系统蒸发散在任何控制输入引脚，并保持有效，直到另一个

地址变更或直到CE或OE变为高电平，否则我们还是

HSB被拉低。

在系统上电模式下， V

和V

帽

被连接到

没有68 + 5V电源

μF

电容。在这种模式下，

该STK12C68的自动存储功能工作所存储的

充电系统作为动力下降。用户必须，但是，

保证V

不低于3.6V时的10毫秒

STORE周期。

为了减少不必要的非易失性存储，自动存储，并

五金店操作将被忽略，除非至少有一个写

自从最近STORE操作已经发生或

RECALL周期。启动软件商店周期执行

不管写操作是否已经发生。一

可选的上拉电阻显示连接到HSB 。在HSB

信号是由系统监控，如果一个自动存储周期，以检测

正在进行中。

SRAM读

第24 4

[+ ]反馈

STK12C68

图3.自动存储禁止模式

在STK12C68继续SRAM操作在t

延迟

。中

延迟

，多个SRAM读操作发生。如果是写

在HSB时被拉低的进步，它允许时间t

延迟

完整的。然而，任何SRAM写入周期后要求

HSB变为低电平被禁止，直到HSB返回高电平。

在任何商店的操作，不管它是如何发起的，

在STK12C68继续推动HSB引脚为低电平，释放它

只有当存储完成。完成后存放

操作时， STK12C68仍然禁止，直到HSB引脚

返回高电平。

HSB如果不使用，则悬空。

硬件RECALL （上电）

在上电期间或之后的任何低功耗状态（V

＆ LT ;

RESET

），一个内部调出请求被锁定。当V

再次超过V的检测电压

开关

，召回

会自动启动，并采取吨

HRECALL

来完成。

如果STK12C68处于写入状态，在上电时的端

回想一下，在SRAM数据被破坏。为了避免这种

的情况下，一个10千欧电阻连接或者我们之间

和System V

或CE和System V之间

如果电源Vcc的下降之前，快于美国20个/伏

达到V

开关

，然后2.2欧姆的电阻应该连接

V之间

和系统供电，以避免瞬间过量

V之间的电流

和V

帽

自动存储禁止模式

如果不需要对功率损失的自动商店，则V

被连接到地和+ 5V被施加到V

帽

（图

3).

这是

所述自动存储禁止模式，其中自动存储功能是

禁用。如果STK12C68在此配置中并引用操作

分配办法，以V

被改变到V

帽

在本数据手册。

在这种模式下，商店操作都通过软件触发

控制或HSB引脚。要启用或禁用自动存储使用

I / O端口引脚见

防止商店

第6页这是不允许的

这三个选项“对飞”之间切换。

五金店（ HSB ）操作

该STK12C68提供了HSB引脚用于控制和

在确认存储操作。在HSB引脚用于

请求五金店周期。当HSB引脚驱动

低时， STK12C68有条件启动STORE操作

吨后

延迟

。实际STORE周期只有开始，如果在写

SRAM发生上次存储或调用周期。该

HSB引脚还可以作为一个开漏驱动器的内部驱动

低，表明处于忙碌状态，而STORE （由启动

任何装置）正在进行中。

SRAM的读写操作，这是正在进行时

HSB驱动至低电平以任何方式被给定的时间来完成

启动之前的存储操作。经过HSB变为低电平，

文件编号： 001-51027修订版* C

在加时赛

公关ê

OD合作

UC毫米

蒂奥ê

次

到E

苏D F

PP或

或NE

为W

吴

OI ES

吴IG

PR纳秒。

TIO

软件商店

数据被从SRAM由传送到非易失性存储器

一个软件地址序列。该STK12C68软件商店

循环是通过执行顺序控制CE开始阅读

从周期的确切顺序六项具体地址位置。中

对STORE周期，先前的非易失性数据的擦除是

首先来执行随后的非易失性的程序

元素。当启动一个商店周期，输入和输出是

禁用，直到周期结束。

因为一个序列的读和写来自特定地址的使用

对于STORE开始，就没有其他的读或写是很重要的

存取介入的序列中。如果他们介入，

序列被中止，没有存储或调用发生。

要启动的软件商店周期，下面读

顺序进行：

1.阅读地址为0x0000 ，有效的读

2.读地址0x1555 ，有效的读

3.阅读地址0x0AAA ，有效的读

4.阅读地址0x1FFF的，有效的读

5.读地址0x10F0 ，有效的读

6.读地址0x0F0F ，启动STORE周期

该软件序列主频与CE控制读或

OE控制读取。当序列中的第六个地址

被输入，则商店循环开始和芯片是

禁用。重要的是，读周期，而不是写周期

用于序列中。这是没有必要的OE为低电平对

一个有效的序列。之后的T

商店

周期时间满足，

SRAM再次被激活，读取和写入操作。

第24个5

[+ ]反馈

STK12C68 （ SMD5962-94599 ）

8Kx8自动存储的nvSRAM

特点

25 ， 35 ， 45 ， 55纳秒读取访问&写周期时间

无限的读/写耐用性

掉电时自动非易失性存储

非易失性存储在硬件或软件

控制

自动恢复到SRAM将开机

无限RECALL周期

100万存储周期

100年非易失性数据保留

单5V ±10 ％电源

商业，工业，军用温度

28引脚330密耳SOIC ， 300密耳PDIP ，以及600万

PDIP封装（符合RoHS标准）

28引脚CDIP和LCC军事包

描述

该SIMTEK STK12C68是一个64Kb的快速静态RAM

具有非易失性的量子阱的存储元件

包括与每个存储器单元。

SRAM中提供了快速访问&的循环时间，

易用性和无限的读&写入寿命

一个正常的SRAM 。

数据自动地传送到所述非易失性stor-

当检测到的功率损耗年龄细胞（在

商店

操作）。上电时，数据是自动

恢复到SRAM （在

召回

操作）。两

STORE和RECALL操作也可

在软件控制下。

该SIMTEK的nvSRAM是第一个单片无vola-

瓷砖的内存来提供无限的写入和读取。这是

最高性能，最可靠的非易失性

可用内存。

框图

CCx中

帽

量子阱

128 x 512

动力

控制

行解码器

商店

静态RAM

ARRAY

128 X 512

召回

商店/

召回

控制

软件

检测

– A

输入缓冲器

列I / O

COLUMN DEC

本产品符合每个规格

术语SIMTEK标准保修。该产品

已完成SIMTEK内部资格测试

并已达到生产状态。

文件控制＃ ML0008版本0.7

2007年2月

STK12C68 （ SMD5962-94599 ）

套餐

VCAP 1

A12 2

A7 3

VCCX

HSB

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

A0 10

DQ0 11

DQ1 12

DQ2 13

VSS 14

28引脚SOIC

28引脚DIP

28引脚LCC

引脚说明

引脚名称

-A

-DQ

CCx中

HSB

输入

I / O

输入

电源

I / O

描述

地址： 13地址输入的nvSRAM阵列中选择8,192字节1

数据：双向8位数据总线，用于访问所述的nvSRAM

芯片使能：活动低辐射输入选择器

写使能：将活性低水使上DQ管脚的数据将被写入的地址

位置锁定由E的下降沿

输出使能：有源低G输入使能数据输出缓冲器中读取周期。

德主张摹高造成的DQ引脚为三态。

电源： 5.0V ， + 10 ％， -10 ％

五金店忙：当该低输出指示存储过程中。当拉

低外部的芯片，它将启动一个非易失STORE操作。弱上拉电阻

如果保持不连接这个引脚为高电平。（连接可选）。

自动存储电容器：提供电源的nvSRAM从断电到存储数据的过程中

SRAM到非易失性存储元件。

地

帽

电源

文件控制＃ ML0008版本0.7

2007年2月

STK12C68 （ SMD5962-94599 ）

绝对最大额定值

电压输入相对于地面。。。。。。。。。。。。。 -0.5V至7.0V

在输入相对于V电压

。。。。。。。。。。 -0.6V至（Ⅴ

+ 0.5V)

在DQ电压

0-7

或HSB 。。。。。。。。。。。。。。。。 -0.5V至（Ⅴ

+ 0.5V)

在偏置温度。。。。。。。。。。。。。。。。。。。。。 -55 ° C至125°C

储存温度。。。。。。。。。。。。。。。。。。。。。。。。 -65 ℃150 ℃的

功耗。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 .1W

直流输出电流（1输出的时间， 1秒的持续时间）。。。。。。。 0.15毫安

注一：强调高于绝对最大额定在“上市

英格斯“，可能对器件造成永久性损坏。这是一个应力

只有等级，并且该装置的条件下的功能操作

超出本规范的业务部门所标明

是不是暗示。暴露在绝对最大额定值条件下，

长时间会影响其可靠性。

DC特性

符号

CC1b

参数

民

平均V

当前

最大

1.5

±1

±5

2.2

– .5

2.4

0.4

–40/-55

+ .5

0.8

2.2

– .5

2.4

0.4

85/125

产业

军事

民

最大

2.5

±1

±5

+ .5

0.8

μA

°C

单位

= 5.0V

10%)

笔记

AVAV

= 25ns的

AVAV

= 35ns的

AVAV

=为45nS

AVAV

= 55ns

所有的输入无关，V

=最大

≥

– 0.2V)

所有其他骑自行车， CMOS电平

所有的输入无关

AVAV

= 25ns的，E

≥

AVAV

=为35ns ，E

≥

AVAV

=为45nS ，E

≥

AVAV

= 55ns ，E

≥

– 0.2V)

所有其他V

≤

0.2V或

≥

– 0.2V)

=最大

= V

到V

=最大

= V

到V

，E或G

≥

所有的输入

OUT

= - 4毫安除了HSB

OUT

除了HSB = 8毫安

OUT

= 3毫安

CC2c

CC3b

CC4c

SB1d

平均V

目前在

商店

平均V

目前在T

AVAV

= 200ns的

5V ， 25°C时，典型的

平均V

帽

自动存储在当前

周期

平均V

当前

（待机，骑自行车TTL电平输入）

SB2d

ILK

OLK

待机电流

（待机，稳定的CMOS输入电平）

输入漏电流

断态输出漏电流

输入逻辑“ 1 ”电压

输入逻辑“ 0 ”电压

输出逻辑“ 1 ”电压

输出逻辑“ 0 ”电压

在HSB输出逻辑“ 0 ”电压

工作温度

注B：

注意：C ：

注意D：

注E：

CC1

我

CC3

依赖于输出负载和循环率。在特定网络版值与空载输出获得。

CC2

我

CC4

需要进行相应的持续时间的平均电流

商店

周期（T

商店

) .

≥

不会产生待机电流电平，直到任何非易失性周期中已超时。

参考水平在整个数据表是指V

CCx中

如果这就是由电源连接，或V

帽

如果V

CCx中

被连接到地。

5.0V

AC测试条件

输入脉冲电平。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 .0V到3V

输入上升和下降时间

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤

5ns

输入和输出时序参考电平。。。。。。。。。。。。。。。 1.5V

输出负载。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。见图1

480欧姆

产量

255欧姆

30 pF的

INCLUDING

范围和

灯具

电容

符号

OUT

参数

输入电容

输出电容

= 25 ° C，F = 1.0MHz的）

最大

单位

条件

ΔV

= 0到3V

ΔV

= 0到3V

注F：

这些参数是保证，但未经测试。

图1. AC输出负载

文件控制＃ ML0008版本0.7

2007年2月

STK12C68 （ SMD5962-94599 ）

SRAM读周期＃ 1 & ＃ 2

符号

号

#1, #2

ELQV

AVAVg

AVQVh

GLQV

AXQXh

ELQX

EHQZi

GLQX

GHQZi

ELICCHf

EHICCLf

Alt键。

ACS

OLZ

OHZ

芯片使能存取时间

读周期时间

地址访问时间

输出使能到数据有效

地址变更后的输出保持

芯片使能到输出有效

芯片禁用到输出无效

输出使能输出活跃

输出禁止到输出无效

芯片使能为功耗工作

芯片禁用到备用电源

参数

民

最大

民

最大

民

最大

民

最大

STK12C68-25

STK12C68-35

= 5.0V

10%)

STK12C68-45

STK12C68-55

单位

注G： W和HSB必须在SRAM读周期高。

注H：设备，不间断地与E和G两个选择低。

注一：测量

200mV的从稳态输出电压。

SRAM读周期1：

地址控

AVAV

地址

AXQX

DQ （ DATA OUT ）

AVQV

数据有效

SRAM读周期＃ 2 ：

E受控

AVAV

地址

ELQV

ELQX

EHICCL

EHQZ

GLQV

GHQZ

GLQX

DQ （ DATA OUT ）

ELICCH

待机

活跃

数据有效

文件控制＃ ML0008版本0.7

2007年2月

STK12C68 （ SMD5962-94599 ）

SRAM写周期＃ 1 & ＃ 2

符号

号

AVAV

WLWH

ELWH

DVWH

WHDX

AVWH

AVWL

WHAX

WLQZ I，J

WHQX

AVAV

WLEH

ELEH

DVEH

EHDX

AVEH

AVEL

EHAX

Alt键。

写周期时间

把脉冲宽度

芯片使能写操作的结束

数据建立到写结束

写入结束后数据保持

地址建立到写结束

地址建立开始写的

写入结束后地址保持

写使能到输出禁止

输出写入结束后主动

参数

民

最大

民

最大

民

最大

民

最大

STK12C68-25

STK12C68-35

= 5.0V

10%)

STK12C68-45

STK12C68-55

单位

注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。

注K： é或W必须是

≥

在地址转换。

注L： HSB必须在SRAM写周期高。

的SRAM写周期＃ 1：

硬件控制

K，L

AVAV

地址

ELWH

AVWH

WLWH

DVWH

DATA IN

WLQZ

数据输出

以前的数据

高阻抗

WHAX

AVWL

WHDX

数据有效

WHQX

SRAM写周期＃ 2 ：

E受控

K，L

AVAV

地址

AVEL

ELEH

EHAX

AVEH

WLEH

DVEH

EHDX

数据有效

高阻抗

DATA IN

数据输出

文件控制＃ ML0008版本0.7

2007年2月