STK12C68-5 （ SMD5962-94599 ）
64千位（ 8K ×8 ）自动存储的nvSRAM
特点
■
■
■
■
■
■
■
■
■
■
功能说明
赛普拉斯STK12C68-5是一个快速静态RAM与nonvol-
atile元件中的每个存储单元。嵌入式非易失性
元素结合QuantumTrap技术生产
世界上最可靠的非易失性存储器。该SRAM提供
无限的读写周期，而独立的非易失性
数据驻留在高度可靠的QuantumTrap细胞。数据
从SRAM传输到非易失性元件（在
STORE操作）自动发生的断电。
上电时，数据被恢复到SRAM中（ RECALL的
操作）从非易失性存储器中。无论是商店和
RECALL操作也是在软件控制下使用。
五金店启动与HSB引脚。
35 ns到55 ns访问时间
在掉电与外部关闭自动STORE手
68 μF电容
商店到QuantumTrap 非易失性元件启动
通过软件，硬件，或自动存储上掉电
召回SRAM通过软件或上电启动
无限的读，写和RECALL周期
百万STORE周期来QuantumTrap
百年数据保存到QuantumTrap
单5V + 10 ％工作
军用温度
28脚（ 300MIL ） CDIP和28片LCC封装
逻辑框图
A
5
量子阱
128 X 512
商店
行解码器
静态RAM
ARRAY
128 X 512
召回
V
CC
V
帽
A
6
A
7
A
8
A
9
A
11
A
12
动力
控制
商店/
召回
控制
HSB
软件
检测
列I / O
输入缓冲器
COLUMN DEC
A
0
-
A
12
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
A
0
A
1
A
2
A
3
A
4
A
10
OE
CE
WE
赛普拉斯半导体公司
文件编号： 001-51026修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年3月2日
[+ ]反馈
STK12C68-5 （ SMD5962-94599 ）
引脚配置
图1.引脚图 - 28引脚DIP
图2.引脚图 - 28引脚有限责任公司
引脚德网络nitions
引脚名称
A
0
–A
12
DQ
0
-DQ
7
WE
CE
OE
V
SS
V
CC
HSB
W
E
G
ALT
IO类型
输入
输入
输入
输入
地
描述
地址输入。
用于选择的8192个字节的nvSRAM之一。
写使能输入，低电平有效。
当芯片被使能和WE为低时，在IO数据
标签写入到特定地址的位置。
芯片使能输入，低电平有效。
当低，选择芯片。当HIGH ，取消选择
芯片。
输出使能，低电平有效。
该低电平有效OE输入使能数据输出缓冲器中
读周期。拉高OE HIGH导致IO引脚三态。
地面的装置。
该装置被连接到该系统的地面。
输入或输出
双向数据IO线。
作为根据操作的输入或输出线路。
电源
电源输入到该设备。
输入或输出
五金店忙（ HSB ） 。
低电平时，此输出表明五金店是
进展情况。当拉低外部向芯片时，它启动一个非易失STORE操作。一
内部弱上拉电阻保持这个引脚为高电平，如果没有连接（连接可选）。
电源
自动存储电容。
提供电源的nvSRAM在断电时存储在SRAM数据
到非易失性元件。
V
帽
文件编号： 001-51026修订版**
第18页2
[+ ]反馈
STK12C68-5 （ SMD5962-94599 ）
设备操作
该STK12C68-5的nvSRAM是由两个功能康波
堂费成对在相同的物理单元中。这是一个SRAM
存储器单元和一个非易失性QuantumTrap细胞。该SRAM
存储单元作为一个标准的快速静态RAM 。在数据
SRAM被转移至非易失性的细胞（对STORE
操作）或从非易失性细胞到SRAM（该RECALL
操作）。这种独特的架构允许存储和
召回所有单元并联。在STORE和RECALL
操作的SRAM读与写操作被禁止。该
STK12C68-5支持无限读取和写入类似
典型的SRAM 。此外，它提供了无限的RECALL操作
从非易失性细胞和多达百万商店系统蒸发散
操作。
在正常操作期间，该器件消耗的电流从V
CC
to
充电连接至V的电容器
帽
引脚。此存储
充电所使用的芯片来执行单个STORE操作。
如果在V的电压
CC
引脚低于V
开关
中，部分
自动断开V
帽
引脚从V
CC
。商店
启动与由V提供的功率运行
帽
电容。
科幻gure 3
示出了存储电容器的正确连接
(V
帽
）自动存储操作。电荷存储电容器
68 μF和220 μF （ + 20 ％ ），额定电压为6V之间必须提供。
在V的电压
帽
引脚通过一个电荷泵驱动到5V
内部的芯片。上拉起来放在我们拿着它不活跃
在上电期间。
图3.自动存储模式
SRAM读
该STK12C68-5执行一个读周期，每当CE和OE
是低，而WE和HSB是HIGH 。指定的地址
对引脚
0–12
确定访问的8192个数据字节。当
读出的是一个地址转换开始时，输出
T的延迟后有效
AA
（读周期1 ） 。如果读取启动
通过CE或OE ，则输出在t有效
ACE
或者在t
美国能源部
为准
是后来（读周期2 ） 。数据输出一再回应
内的T地址变更
AA
而不需要访问时间
转换上的任何控制输入引脚，并保持有效，直到
另一个地址变更，或直到CE或OE变为高电平，或
WE或HSB变为低电平。
SRAM写
写周期完成时CE和WE低，
HSB高。地址输入必须在进入之前稳定
写周期，必须保持稳定，直到CE或WE
变为高电平的周期的末尾。在共用的IO中的数据
DQ引脚
0–7
被写入到存储器中，如果它具有有效吨
SD
日前
一个我们控制写入或CE年底前结束
控制写入。请OE高在整个写周期
避免常见的IO线数据总线争。如果OE保持低电平，
内部电路断开输出缓冲器吨
HZWE
之后，我们去
低。
自动存储操作
使用三种之一的STK12C68-5将数据存储到的nvSRAM
存储操作：
1.硬件店由HSB激活
2.软件商店由一个地址序列激活
3.自动存储在设备断电
自动存储操作QuantumTrap的一大特色
技术默认情况下，在STK12C68-5启用。
在系统上电模式下， V
CC
和V
帽
被连接到
没有68 + 5V电源
μF
电容。在这种模式下，
该STK12C68-5的自动存储功能工作所存储的
充电系统作为动力下降。用户必须，但是，
保证V
CC
不低于3.6V时的10毫秒
STORE周期。
为了减少不必要的非易失性存储，自动存储，并
五金店操作将被忽略，除非至少有一个写
自从最近STORE操作已经发生或
RECALL周期。启动软件商店周期执行
不管写操作是否已经发生。一
可选的上拉电阻显示连接到HSB 。在HSB
信号是由系统监控，如果一个自动存储周期，以检测
正在进行中。
文件编号： 001-51026修订版**
第18页3
[+ ]反馈
STK12C68-5 （ SMD5962-94599 ）
图4.自动存储禁止模式
在任何商店的操作，不管它是如何发起的，
在STK12C68-5继续推动HSB引脚为低电平，
释放它只有当存储完成。后
在完成存储操作时， STK12C68-5遗体
被禁止，直到HSB引脚为高电平。
HSB如果不使用，则悬空。
硬件RECALL （上电）
在上电期间或之后的任何低功耗状态（V
CC
＆ LT ;
V
RESET
） ，一个内部调出请求被锁定。当V
CC
再次超过V的检测电压
开关
，召回
会自动启动，并采取吨
HRECALL
来完成。
如果STK12C68-5处于写入状态，在上电时的端
回想一下，在SRAM数据被破坏。为了避免这种
的情况下，一个10千欧电阻连接或者我们之间
和System V
CC
或CE和System V之间
CC
.
软件商店
数据被从SRAM传输到非易失性存储器
由一个软件地址序列。该STK12C68-5软件
商店周期通过执行顺序的CE控制的启动
读的确切顺序六项具体地址位置周期。
在商店周期，先前的非易失性的擦除
数据首先来执行后面所述的非易失性的程序
元素。当启动一个商店周期，输入和输出
被禁用，直到周期结束。
由于序列读取来自特定地址是
用于商店开始，重要的是，没有任何其他浏览或
写访问干预的顺序。如果他们介入，
该序列被中止，并没有存储或调用花费
的地方。
要启动的软件商店周期，下面读
顺序进行：
1.阅读地址为0x0000 ，有效的读
2.读地址0x1555 ，有效的读
3.阅读地址0x0AAA ，有效的读
4.阅读地址0x1FFF的，有效的读
5.读地址0x10F0 ，有效的读
6.读地址0x0F0F ，启动STORE周期
该软件序列主频与CE读取控制
或OE控制读取。当在第六地址
序列被输入时，对STORE循环开始和
芯片被禁止。它的读周期，而不是写是很重要的
循环中使用的序列中。这是没有必要的操作环境
为低的有效序列。之后的T
商店
周期时间是
完成时，这些SRAM的读写再次激活
操作。
如果电源Vcc的下降之前，快于美国20个/伏
达到V
开关
，然后2.2欧姆的电阻器必须连接
V之间
CC
和系统供电，以避免瞬间
多余V之间的电流
CC
和V
帽
.
自动存储禁止模式
如果不需要对功率损失的自动商店，则V
CC
被连接到地和+ 5V被施加到V
帽
（图
4).
这是
所述自动存储禁止模式，其中自动存储功能是
禁用。如果STK12C68-5在此配置中操作时，
引用V
CC
被改变到V
帽
在本数据
表。在这种模式下，存储操作都是通过触发
软件控制或HSB引脚。要启用或禁用自动存储
使用IO端口引脚见
防止商店
第5页上是不
允许这三个选项“上的改变
飞“ 。
五金店（ HSB ）操作
该STK12C68-5提供了HSB引脚用于控制和
在确认存储操作。 HSB的引脚用于
请求五金店周期。当HSB引脚
驱动为低电平时， STK12C68-5有条件发起STORE
吨后操作
延迟
。实际STORE周期只有开始，如果
写SRAM发生上次Store或
RECALL周期。在HSB引脚还充当开漏驱动器
在内部驱动到低电平，表示处于忙碌状态，而
的存储（通过任何方式发起）正在进行中。
SRAM的读写操作，这是正在进行时
HSB驱动至低电平以任何方式被给定的时间来完成
启动之前的存储操作。经过HSB变为低电平，
在STK12C68-5继续SRAM操作在t
延迟
.
在t
延迟
，多个SRAM读操作发生。如果
写正在进行时HSB被拉低，它允许
时间t
延迟
来完成。然而，任何SRAM写周期
之后HSB变为低电平要求被抑制，直至HSB回报
高。
文件编号： 001-51026修订版**
软件RECALL
数据从非易失性存储器传送到SRAM
由一个软件地址序列。软件RECALL周期
与读操作的方式顺序启动
类似的软件商店开始。要启动
RECALL周期，CE的下列顺序读取控制
执行操作：
1.阅读地址为0x0000 ，有效的读
2.读地址0x1555 ，有效的读
3.阅读地址0x0AAA ，有效的读
第18页4
[+ ]反馈
STK12C68-5 （ SMD5962-94599 ）
4.阅读地址0x1FFF的，有效的读
5.读地址0x10F0 ，有效的读
6.读地址0x0F0E ，启动RECALL周期
在内部，召回是一个两步的过程。首先， SRAM数据
被清除;然后，非易失性信息被传输至电
SRAM单元。之后的T
召回
周期时， SRAM再次是
准备读取和写入操作。调用操作
不改变在非易失性元件的数据。该nonvol-
atile数据可以被调用的次数不受限制。
图5.电流对周期时间（READ ）
数据保护
该STK12C68-5保护数据从损坏中低
电压条件下抑制所有外部发起STORE
和写入操作。当检测到低电压状态
当V
CC
小于V
开关
。如果STK12C68-5是在一个写
模式（包括CE和WE低），在上电时召回后或
一个STORE后，写被禁止，直到一个负跳变
在CE或WE被检测到。这可以防止意外写入
在上电和掉电条件。
图6.电流对战循环时间（写）
噪声考虑
该STK12C68-5是一种高速内存。它必须具有高
约0.1μF高频旁路电容连接
V之间
CC
和V
SS,
使用线索和痕迹是短
成为可能。如同所有的高速CMOS集成电路，小心路由
电源，接地和信号降低电路噪声。
硬件保护
该STK12C68-5提供硬件保护，防止意外
在低电压条件STORE操作和SRAM写入
系统蒸发散。当V
帽
＆ LT ; V
开关
所有外部发起STORE
操作和SRAM写操作被禁止。自动存储可
通过把VCC对地和应用+ 5V完全禁用
V
帽
。这是自动存储禁止模式;在这种模式下，存储
只能通过使用该软件明确要求启动
序列或HSB销。
防止商店
这家商店的功能是通过举办HSB高配禁用
驾驶员能够采购30毫安在第五
OH
中的至少2.2V ，
因为它必须压倒内部上拉下来的设备。这
设备驱动HSB低20
μs
在一个商店的发作。
当STK12C68-5被连接用于自动存储的操作
（系统V
CC
连接到V
CC
和68
μF
电容上的V
帽
)
和V
CC
十字V
开关
就这样下来， STK12C68-5
企图拉HSB低。如果HSB实际上并没有得到如下
V
IL
，部分停止试图拉HSB低和中止STORE
尝试。
较低的平均有功功率
CMOS技术提供了STK12C68-5的好处
绘制显著较少的电流，当它被循环在时间较长
超过50纳秒。
图5
和
图6
示的关系
我的
CC
和读取或写入周期时间。最坏情况下的电流
消费所示的CMOS和TTL电平输入
（商业级温度范围， VCC = 5.5V ，占空比为100％
在芯片使能） 。当芯片只待机电流被绘制
禁用。由STK12C68-5得出的总平均电流
依赖于以下项目：
■
■
■
■
■
■
芯片的占空比使
总的周期率的访问
的读写比
CMOS与TTL电平输入
工作温度
在V
CC
水平
文件编号： 001-51026修订版**
第18页5
[+ ]反馈
STK12C68
STK12C68 -M贴片＃ 5962-94599
8K ×8
自动存储
NVSRAM
QuantumTrap
CMOS
非易失性静态RAM
特点
为25ns ， 35ns的，为45nS和55ns访问时间
“放手”自动
商店
与外部
68μF电容在电源关闭
商店
通过发起非易失性元件
硬件，软件或
自动存储
ON电源
下
召回
到SRAM启动的软件或
电力恢复
10毫安典型I
CC
在200ns的周期时间
无限的读，写和
召回
周期
1,000,000
商店
周期为非易失性元素
ments （商业/工业）
100年的数据保存在非易失性元素
ments （商业/工业）
商用，工业和军用温度
Tures的
28引脚SOIC ， DIP和LCC封装
描述
该SIMTEK STK12C68是一个快速静态
内存
与一位
在每个静态结合的非易失性元素
存储单元。该
SRAM
可以读取和写入的
无限次，而独立的，非
易失数据驻留在非易失性元件。数据
从转移
SRAM
到非易失性元件
（该
商店
操作）可以自动进行
在断电。一个68μF或更大的电容，从绑
V
帽
地保证
商店
操作时，
不管断电摆率和功率损耗
从“热插拔” 。从非易失性转移
元素添加到
SRAM
（该
召回
操作）取
自动放置在电源恢复。倡
和灰
商店
和
召回
周期也可以是软
洁具通过输入特定的读控制
序列。硬件
商店
可以与启动
在HSB引脚。
框图
V
CCx中
V
帽
动力
控制
销刀豆网络gurations
V
帽
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
量子阱
128 x 512
A
5
行解码器
A
6
A
7
A
8
A
9
A
11
A
12
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
商店
静态RAM
ARRAY
128 x 512
召回
商店/
召回
控制
HSB
V
CCx中
W
HSB
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
28 - LCC
软件
检测
A
0
- A
12
28 - DIP
28 - SOIC
输入缓冲器
列I / O
COLUMN DEC
引脚名称
A
0
- A
12
DQ
0
-DQ
7
E
W
地址输入
IN / OUT数据
芯片使能
写使能
OUTPUT ENABLE
五金店忙（ I / O）
电源（+ 5V）的
电容
地
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
G
HSB
V
CCx中
V
帽
V
SS
2003年10月
1
文件控制＃ ML0008修订版0.4
STK12C68
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 - 0.6V至（V
CC
+ 0.5V)
在DQ电压
0-7
或HSB 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至（V
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大的“上市
“，可能对器件造成永久性损坏。这是一个
额定值只，设备的CON-功能操作
ditions高于在这个业务部门所标明
特定网络阳离子是不是暗示。暴露在绝对最大额定
长时间荷兰国际集团的条件可能会影响其可靠性。
DC特性
符号
b
(V
CC
= 5.0V
±
10%)
e
工业/
军事
民
最大
90
75
65
55
3
10
2
28
24
21
19
2.5
±1
±5
2.2
V
SS
– .5
2.4
V
CC
+ .5
0.8
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
A
A
V
V
V
0.4
0.4
–40/-55
85/125
V
V
°C
t
AVAV
= 25ns的
t
AVAV
= 35ns的
t
AVAV
=为45nS
t
AVAV
= 55ns
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
所有的输入无关
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为35ns ，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
t
AVAV
= 55ns ，E
≥
V
IH
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安除了HSB
I
OUT
除了HSB = 8毫安
I
OUT
= 3毫安
单位
笔记
参数
广告
民
最大
85
75
65
55
3
10
2
27
23
20
19
1.5
±1
±5
2.2
V
SS
– .5
2.4
0.4
0.4
0
70
V
CC
+ .5
0.8
I
CC
1
平均V
CC
当前
I
CC
I
CC
I
CC
I
SB
c
b
2
3
c
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
帽
目前在
自动存储
周期
平均V
CC
当前
（待机，骑自行车TTL电平输入）
4
d
1
I
SB
d
2
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
在HSB输出逻辑“ 0 ”电压
工作温度
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
V
BL
T
A
注B：
注意：C ：
注意D：
注E：
I
CC
我
CC
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
1
3
I
CC
我
CC
需要进行相应的持续时间的平均电流
商店
周期（T
商店
) .
2
4
E
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
V
CC
参考水平在整个数据表是指V
CCx中
如果这就是由电源连接，或V
帽
如果V
CCx中
所配置
连接至接地。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间。
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
480欧姆
产量
255欧姆
30 pF的
INCLUDING
范围和
灯具
电容
f
符号
C
IN
C
OUT
参数
输入电容
输出电容
(T
A
= 25 ° C，F = 1.0MHz的）
最大
8
7
单位
pF
pF
条件
V
= 0到3V
V
= 0到3V
注F：
这些参数是保证，但未经测试。
图1
:
AC输出负载
2003年10月
2
文件控制＃ ML0008修订版0.4
STK12C68
SRAM写周期＃ 1 & ＃ 2
号
12
13
14
15
16
17
18
19
20
21
符号
#1
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZ I，J
t
WHQX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
参数
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
STK12C68-25
民
25
20
20
10
0
20
0
0
10
5
最大
STK12C68-35
民
35
25
25
12
0
25
0
0
13
5
最大
(V
CC
= 5.0V
±
10%)
e
STK12C68-45
民
45
30
30
15
0
30
0
0
14
5
最大
STK12C68-55
民
55
45
45
25
0
45
0
0
15
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。
注K： é或W必须是
≥
V
IH
在地址转换。
注L： HSB必须在SRAM写周期高。
的SRAM写周期＃ 1：
硬件控制
K，L
12
t
AVAV
地址
14
t
ELWH
E
17
t
AVWH
13
t
WLWH
15
t
DVWH
DATA IN
20
t
WLQZ
以前的数据
数据有效
19
t
WHAX
18
t
AVWL
W
16
t
WHDX
数据输出
高阻抗
21
t
WHQX
SRAM写周期＃ 2 ：
E受控
K，L
12
t
AVAV
地址
18
t
AVEL
E
14
t
ELEH
19
t
EHAX
17
t
AVEH
W
13
t
WLEH
15
t
DVEH
16
t
EHDX
数据有效
高阻抗
DATA IN
数据输出
2003年10月
4
文件控制＃ ML0008修订版0.4
STK12C68
硬件模式选择
E
H
L
L
X
W
X
H
L
X
HSB
H
H
H
L
A
12
- A
0
（十六进制）
X
X
X
X
0000
1555
0AAA
1FFF
10F0
0F0F
0000
1555
0AAA
1FFF
10F0
0F0E
模式
未选择
读SRAM
写入SRAM
非易失性
商店
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性
商店
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性
召回
I / O
输出高Z
输出数据
输入数据
输出高Z
输出数据
输出数据
输出数据
输出数据
输出数据
输出高Z
输出数据
输出数据
输出数据
输出数据
输出数据
输出高Z
动力
待机
活跃
活跃
l
CC
2
笔记
o
m
L
H
H
活跃
N，O
l
CC
2
L
H
H
活跃
N，O
注M： HSB
商店
操作时，如果只有一个SRAM写入了自上次非易失性周期完成。后
商店
（如果有的话）完成后，
该部分将进入待机模式，禁止所有的操作，直到HSB上升。
注N：六个连续的地址必须是在列出的顺序。则W必须是高的，在所有6个连续的周期，以使非易失性周期。
注意O：I / O状态，假设摹< V
IL
。非易失性周期的激活不依赖于G的状态
五金
商店
周期
号
22
23
24
25
26
符号
标准
t
商店
t
延迟
t
恢复
t
HLHX
t
HLBL
备用
t
HLHZ
t
HLQZ
t
HHQX
商店
循环时间
时间可以完成SRAM周期
五金
商店
高抑制关
五金
商店
脉冲宽度
五金
商店
低到存储忙
参数
(V
CC
= 5.0V
±
10%)
e
STK12C68
民
最大
10
1
700
15
300
单位备注
ms
s
ns
ns
ns
I，P
I，Q
P，R
注号码： E和G低的输出行为。
注Q ： E和G低和W的高输出行为。
注R：吨
恢复
只适用吨后
商店
就完成了。
五金
商店
周期
25
t
HLHX
HSB （ IN）
24
t
恢复
22
t
商店
HSB （OUT）
26
t
HLBL
高阻抗
高阻抗
23
t
延迟
DQ （ DATA OUT ）
数据有效
数据有效
2003年10月
5
文件控制＃ ML0008修订版0.4
QQ：2880707522 复制
