STK11C88
32Kx8 SoftStore的nvSRAM
特点
25 ， 45纳秒读取访问&读/写周期时间
无限的读/写耐用性
引脚兼容行业标准的SRAM
软件启动STORE和RECALL
自动恢复到SRAM将开机
无限RECALL周期
100万存储周期
100年非易失性数据保留
单5.0V ±10 ％电源
商业和工业温度
28引脚300密耳和330密耳SOIC封装
（符合RoHS标准）
该SIMTEK STK11C88是256KB的快速静态RAM
具有非易失性的量子阱的存储元件
包括与每个存储器单元。
SRAM中提供了快速访问&的循环时间，
易用性和无限的读&写入寿命
一个正常的SRAM 。
在软件控制下的数据传送到非（体积）
atile存储单元（该
商店
操作）。上电
向上，数据会自动恢复到SRAM （在
召回
操作）。 RECALL操作也
在软件控制下使用。
该SIMTEK的nvSRAM是第一个单片无
易失性存储器，以提供无限的写入和读取。
它是最高的性能，最可靠的非
易失性存储器可用。
描述
框图
量子阱
512 x 512
A
5
A
6
A
7
A
8
A
9
A
11
A
12
A
13
A
14
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
行解码器
商店
静态RAM
ARRAY
512 X 512
召回
商店/
召回
控制
软件
检测
A
13
– A
0
输入缓冲器
列I / O
COLUMN DEC
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
本产品符合每个规格
术语SIMTEK标准保修。该产品
已完成SIMTEK内部资格测试
并已达到生产状态。
1
文件控制＃ ML0012版本2.0
2008年1月
STK11C88
销刀豆网络gurations
A
14
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
（ TOP）
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
W
A
13
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
28 - 300引脚SOIC万
28 - 330引脚SOIC万
引脚说明
引脚名称
A
14
-A
0
DQ
7
-DQ
0
E
W
G
V
CC
V
SS
输入
I / O
输入
输入
输入
电源
电源
I / O
描述
地址： 15地址输入的nvSRAM阵列中选择32,768字节1
数据：双向8位数据总线，用于访问所述的nvSRAM
芯片使能：活动低辐射输入选择器
写使能：将活性低水使上DQ管脚的数据将被写入的地址
位置锁定由E的下降沿
输出使能：有源低G输入使能数据输出缓冲器中读取周期。
德主张摹高造成的DQ引脚为三态。
电源： 5.0V ， + 10 ％
地
文件控制＃ ML0012版本2.0
2008年1月
2
STK11C88
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 -0.6V至（Ⅴ
CC
+ 0.5V)
在DQ电压
0-7
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至（Ⅴ
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大的“上市
“，可能对器件造成永久性损坏。这是一个
额定值只，设备的条件功能操作
系统蒸发散高于在这个业务部门所标明
特定网络阳离子是不是暗示。暴露在绝对最大额定
长时间荷兰国际集团的条件可能会影响其可靠性。
DC特性
广告
符号
参数
民
最大
民
最大
产业
单位
(V
CC
= 5.0V
±
10%)
笔记
I
CC1b
I
CC2c
I
CC3
b
平均V
CC
当前
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
CC
当前
（待机，骑自行车TTL电平输入）
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
工作温度
存储容量
0
61
2.2
V
SS
– .5
2.4
97
70
3
10
30
22
750
±
1
±
5
100
70
3
10
31
23
750
±
1
±
5
mA
mA
mA
mA
mA
mA
μ
A
μ
A
μ
A
t
AVAV
= 25ns的
t
AVAV
=为45nS
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
E
≥
(V
CC
- 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安
I
OUT
= 8毫安
I
SB1d
I
SB2d
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
T
A
V
帽
V
CC
+ .5
0.8
2.2
V
SS
– .5
2.4
V
CC
+ .5
0.8
V
V
V
0.4
70
220
–40
61
0.4
85
220
V
°
C
μ
F
5伏额定， 68
μ
F + 20 ％ ， -10 ％喃。
注B：我
CC1
我
CC3
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
注意：C ：我
CC2
需要的持续时间的平均电流
商店
周期（T
商店
) .
注意D： é
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
电容
e
符号
参数
(T
A
= 25 ° C，F = 1.0MHz的）
最大
单位
条件
Δ
V = 0 3V
Δ
V = 0 3V
480欧姆
产量
255欧姆
C
IN
C
OUT
输入电容
输出电容
5
7
pF
pF
30 pF的
INCLUDING
范围和
灯具
注E：这些参数是保证，但未经测试。
图1 ： AC输出负载
文件控制＃ ML0012版本2.0
2008年1月
3
STK11C88
SRAM读周期＃ 1 & ＃ 2
符号
号
参数
#1, #2
Alt键。
民
最大
民
最大
(V
CC
= 5.0V + 10%)
STK11C88-25
STK11C88-45
单位
1
2
3
4
5
6
7
8
9
10
11
t
ELQV
t
AVAVf ，
t
ELEHf
t
AVQVg
t
GLQV
t
AXQXg
t
ELQX
t
EHQZ
h
t
ACS
t
RC
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
h
e
芯片使能存取时间
读周期时间
地址访问时间
输出使能到数据有效
地址变更后的输出保持
地址更改或芯片使能到输出有效
地址更改或禁用芯片到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
0
0
5
5
25
25
45
25
10
5
5
10
0
10
0
25
45
ns
ns
45
20
ns
ns
ns
ns
15
ns
ns
t
GLQX
t
GHQZ
t
OHZ
t
PA
t
PS
15
ns
ns
t
ELICCH
t
EHICCLd ，E
45
ns
备注：F ：W必须在SRAM写周期SRAM中读取周期的高与低。
注G： I / O状态假设E，G < V
IL
和W > V
IH
;设备被连续地选择。
注H：测量
±
200mV的从稳态输出电压。
SRAM读周期1：地址受控
f,
g
t
AVAV
地址
5
t
AXQX
3
2
t
AVQV
数据有效
DQ （ DATA OUT ）
SRAM读周期＃ 2 ： E和G受控
f
ADDR ESS
t
ê LE
1
t
EL Q V
2
29
t
EHAX
11
t
EHI CC L
7
t
EHQ
E
27
6
t
ELQ X
G
t
AV QV
4
8
t
体中Q X
t
体中QV
9
t
GH Q
3
DQ （D ATA OUT）
10
t
ELI CC
AC牛逼IVE
DAT一个VAL ID
I
CC
圣和
文件控制＃ ML0012版本2.0
2008年1月
4
STK11C88
32Kx8 SoftStore的nvSRAM
特点
25 ， 45纳秒读取访问&读/写周期时间
无限的读/写耐用性
引脚兼容行业标准的SRAM
软件启动STORE和RECALL
自动恢复到SRAM将开机
无限RECALL周期
100万存储周期
100年非易失性数据保留
单5V ±10 ％电源
商业和工业温度
28引脚300密耳和330密耳SOIC封装
（符合RoHS标准）
该SIMTEK STK11C88是256KB的快速静态RAM
具有非易失性的量子阱的存储元件
包括与每个存储器单元。
SRAM中提供了快速访问&的循环时间，
易用性和无限的读&写入寿命
一个正常的SRAM 。
在软件控制下的数据传送到非（体积）
atile存储单元（该
商店
操作）。上电
向上，数据会自动恢复到SRAM （在
召回
操作）。 RECALL操作也
在软件控制下使用。
该SIMTEK的nvSRAM是第一个单片无
易失性存储器，以提供无限的写入和读取。
它是最高的性能，最可靠的非
易失性存储器可用。
描述
框图
量子阱
512 x 512
A
5
A
6
A
7
A
8
A
9
A
11
A
12
A
13
A
14
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
行解码器
商店
静态RAM
ARRAY
512 X 512
召回
商店/
召回
控制
软件
检测
A
13
– A
0
输入缓冲器
列I / O
COLUMN DEC
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
本产品符合每个规格
术语SIMTEK标准保修。该产品
已完成SIMTEK内部资格测试
并已达到生产状态。
1
文件控制＃ ML0012版本0.3
2007年2月
STK11C88
销刀豆网络gurations
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VCC
W
A13
A8
A9
A11
G
A10
E
DQ7
DQ6
DQ5
DQ4
DQ3
28 - 300引脚SOIC万
28 - 330引脚SOIC万
引脚说明
引脚名称
A
14
-A
0
DQ
7
-DQ
0
E
W
G
V
CC
V
SS
输入
I / O
输入
输入
输入
电源
电源
I / O
描述
地址： 15地址输入的nvSRAM阵列中选择32,768字节1
数据：双向8位数据总线，用于访问所述的nvSRAM
芯片使能：活动低辐射输入选择器
写使能：将活性低水使上DQ管脚的数据将被写入的地址
位置锁定由E的下降沿
输出使能：有源低G输入使能数据输出缓冲器中读取周期。
德主张摹高造成的DQ引脚为三态。
电源： 5.0V ， ±10 ％
地
文件控制＃ ML0012版本0.3
2007年2月
2
STK11C88
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 -0.6V至（Ⅴ
CC
+ 0.5V)
在DQ电压
0-7
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至（Ⅴ
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大的“上市
“，可能对器件造成永久性损坏。这是一个
额定值只，设备的条件功能操作
系统蒸发散高于在这个业务部门所标明
特定网络阳离子是不是暗示。暴露在绝对最大额定
长时间荷兰国际集团的条件可能会影响其可靠性。
DC特性
广告
符号
I
CC1b
I
CC2c
I
CC3b
I
SB1d
I
SB2d
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
T
A
参数
民
平均V
CC
当前
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
CC
当前
（待机，骑自行车TTL电平输入）
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
工作温度
0
2.2
V
SS
– .5
2.4
0.4
70
–40
最大
97
70
3
10
30
22
750
±1
±5
V
CC
+ .5
0.8
2.2
V
SS
– .5
2.4
0.4
85
民
最大
100
70
3
10
31
23
750
±1
±5
V
CC
+ .5
0.8
mA
mA
mA
mA
mA
mA
μA
μA
μA
V
V
V
V
°C
产业
单位
(V
CC
= 5.0V
±
10%)
笔记
t
AVAV
= 25ns的
t
AVAV
=为45nS
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
E
≥
(V
CC
- 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安
I
OUT
= 8毫安
注B：我
CC1
我
CC3
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
注意：C ：我
CC2
需要的持续时间的平均电流
商店
周期（T
商店
) .
注意D： é
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
电容
e
符号
C
IN
C
OUT
参数
输入电容
(T
A
= 25 ° C，F = 1.0MHz的）
最大
5
7
单位
pF
pF
条件
ΔV
= 0到3V
ΔV
= 0到3V
480欧姆
产量
255欧姆
输出电容
注E：这些参数是保证，但未经测试。
30 pF的
INCLUDING
范围和
灯具
图1 ： AC输出负载
文件控制＃ ML0012版本0.3
2007年2月
3
STK11C88
SRAM读周期＃ 1 & ＃ 2
符号
号
1
2
3
4
5
6
7
8
9
10
11
参数
#1, #2
t
ELQV
t
AVAVf
t
AVQVg
t
GLQV
t
AXQXg
t
ELQX
t
EHQZh
t
GLQX
t
GHQZh
t
ELICCHe
t
EHICCLd ，E
Alt键。
t
ACS
t
RC
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
t
OHZ
t
PA
t
PS
芯片使能存取时间
读周期时间
地址访问时间
输出使能到数据有效
地址变更后的输出保持
芯片使能到输出有效
芯片禁用到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
0
25
0
10
0
45
5
5
10
0
15
25
25
10
5
5
15
民
最大
25
45
45
20
民
最大
45
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
(V
CC
= 5.0V + 10%)
STK11C88-25
STK11C88-45
单位
备注：F ：W必须在SRAM写周期SRAM中读取周期的高与低。
注G： I / O状态假设E，G < V
IL
和W > V
IH
;设备被连续地选择。
注H：测量
±
200mV的从稳态输出电压。
SRAM读周期1：地址受控
f,
g
t
AVAV
地址
5
t
AXQX
3
2
t
AVQV
数据有效
DQ （ DATA OUT ）
SRAM读周期＃ 2 ： E受控
f
t
AVAV
地址
t
ELQV
E
t
ELQX
t
EHQZ
7
6
1
2
t
EHICCL
11
G
4
t
GLQV
t
GHQZ
9
t
GLQX
DQ （ DATA OUT ）
t
ELICCH
I
CC
待机
10
数据有效
8
活跃
文件控制＃ ML0012版本0.3
2007年2月
4
STK11C88
256千位（ 32K ×8 ） SoftStore的nvSRAM
特点
■
■
■
■
■
■
■
■
■
■
■
■
功能说明
赛普拉斯STK11C88是一个256 KB的快速静态RAM与
非易失性元件中的每个存储单元。嵌入式
非易失性元素纳入QuantumTrap
技术
生产世界上最可靠的非易失性存储器。该
SRAM提供了无限的读写周期，而
独立的，非易失性的数据驻留在高度可靠的
QuantumTrap细胞。受到软件控制数据传输
SRAM的非易失性元件（实体店经营） 。上
电时，数据会自动恢复到SRAM （在
从非易失性存储器RECALL操作）。召回
操作也是在软件控制下可用。
25 ns到45 ns的访问时间
引脚与业界标准的SRAM兼容
启动软件，存储和调用
自动恢复到SRAM上电
无限的读取和写入耐力
无限RECALL周期
百万STORE周期
百年数据保留
单5V ±10％电源
商用和工业温度
28脚（ 300万和330万）的SOIC封装
符合RoHS标准
逻辑框图
赛普拉斯半导体公司
文件编号： 001-50591修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年1月29日
[+ ]反馈
STK11C88
设备操作
该STK11C88是一种多用途的内存芯片，提供了几个
的操作模式。该STK11C88可以作为标准操作
32K ×8 SRAM 。非易失性存储元件的32K ×8的阵列
影子的SRAM 。 SRAM的数据可从非易失性复制
存储器或非易失性数据可以回忆到SRAM中。
1.阅读地址0x0E38 ，有效的读
2.读地址0x31C7 ，有效的读
3.阅读地址0x03E0 ，有效的读
4.阅读地址0x3C1F ，有效的读
5.读地址0x303F ，有效的读
6.读地址0x0FC0 ，启动STORE周期
该软件序列主频与CE控制的读取。
当序列中的第六个地址输入后，在商店
周期开始和芯片被禁用。重要的是
读周期，而不是写周期的使用顺序。
这是没有必要的OE为低电平为有效的序列。后
t
商店
周期时间满足， SRAM被再次激活
读取和写入操作。
SRAM读
该STK11C88执行一个读周期，每当CE和OE
是低电平，而WE为高电平。在针脚上指定的地址
A
0–14
确定访问的32,768个数据字节。当
读由地址转换启动的，则输出是有效
吨的延迟之后
AA
（读周期1 ） 。如果读通过启动
CE或OE ，则输出在t有效
ACE
或者在t
美国能源部
为准
后来（读周期2 ） 。数据输出一再回应
内的T地址变更
AA
而不需要访问时间
转换上的任何控制输入引脚，并保持有效，直到
另一个地址变更，或直到CE或OE变为高电平。
软件RECALL
数据从非易失性存储器通过转移到SRAM
一个软件地址序列。软件RECALL周期
与读取操作中类似的方式顺序启动
对软件商店开始。要启动RECALL周期，
CE控制的读操作如下顺序是
执行：
1.阅读地址0x0E38 ，有效的读
2.读地址0x31C7 ，有效的读
3.阅读地址0x03E0 ，有效的读
4.阅读地址0x3C1F ，有效的读
5.读地址0x303F ，有效的读
6.读地址0x0C63 ，启动RECALL周期
在内部，召回是一个两步的过程。首先， SRAM数据
被清除，然后，非易失性信息被转移到
SRAM单元。之后的T
召回
周期时间，该SRAM是一次
再次准备读取和写入操作。召回
操作不改变在非易失性元件的数据。该
非易失性数据可被调用的次数不受限制。
SRAM写
写周期完成时CE和WE低。
地址输入必须在进入之前写是稳定的
周期，必须保持稳定，直到CE或WE变为高电平
在周期的末端。对普通IO引脚DQ数据
0–7
被写入到存储器中，如果它具有有效吨
SD
，年底前
答：我们控制的写或CE年底前控制
WRITE 。请OE高在整个写周期，以避免
数据总线争上常见的IO线。如果OE保持低电平，
内部电路断开输出缓冲器吨
HZWE
之后，我们去
低。
软件商店
数据被从SRAM由传送到非易失性存储器
一个软件地址序列。该STK11C88软件商店
循环是通过执行顺序控制CE开始阅读
从周期的确切顺序六项具体地址位置。中
对STORE周期，先前的非易失性数据的擦除是
首先执行，然后是非易失性的程序
元素。当启动一个商店周期，输入和输出是
禁用，直到周期结束。
因为一个序列的读和写来自特定地址的使用
对于STORE开始，就没有其他的读或写是很重要的
存取介入的序列中。如果他们介入，
序列被中止，没有存储或调用发生。
要启动的软件商店周期，下面读
顺序进行：
硬件RECALL （上电）
在上电期间或之后的任何低功耗状态（V
CC
＆ LT ; V
RESET
),
内部RECALL请求被锁定。当V
CC
再次
超过V的检测电压
开关
，召回周期
自动启动，并采取吨
HRECALL
来完成。
如果STK11C88处于写状态，在上电时的端
回想一下，在SRAM数据被破坏。为了避免这种
的情况下，一个10千欧电阻连接或者我们之间
和System V
CC
或CE和System V之间
CC
.
文件编号： 001-50591修订版**
第15 3
[+ ]反馈
STK11C88
硬件保护
该STK11C88提供硬件保护，防止意外
在低电压STORE操作和SRAM写入
条件。当V
CC
＆ LT ; V
开关
所有外部发起
存储操作和SRAM写操作被禁止。
图3. ICC（最大）写入
噪声考虑
该STK11C88是一种高速内存。它必须具有高
约0.1μF高频旁路电容
连接V之间
CC
和V
SS,
使用线索和痕迹
是尽可能地短。如同所有的高速CMOS集成电路，
小心路由功率，接地和信号有助于预防
噪声问题。
较低的平均有功功率
CMOS技术提供了STK11C88的好处
绘制显著较少的电流，当它被循环在时间
低于50 ns更长。
图2
和
科幻gure 3
显示的关系
我的
CC
和读取或写入周期时间。最坏的情况下
消耗电流示出了用于CMOS和TTL输入
水平（商业级温度范围， VCC = 5.5V ， 100
芯片％的占空比实现） 。只有待机电流
当芯片被禁用绘制。整体的平均电流
由STK11C88绘制依赖于以下项目：
1.芯片的占空比使
2.整个周期率的访问
3的读写比
4. CMOS与TTL电平输入
5.操作温度
6， V
CC
水平
7. IO负载
图2. ICC（最大）读取
最佳实践
的nvSRAM产品得到了有效的超过15使用
年。而易用性，使用的是该产品的主要系统之一
值，获得的经验正在与数百个应用程序的
阳离子已导致以下建议为最佳
做法：
■
非易失性细胞中的nvSRAM被编程的
最后的测试和质量保证过程中试验楼。来
检查程序在客户或合同制造商的
网站有时，重新编程这些值。最后NV模式
通常重复AA ， 55 ， 00 ， FF ，A5或5A的图案。
最终产品的固件不应该假定NV
阵列是一组编程状态。该检查程序
记忆的内容值，以确定第一次系统config-
uration和冷或热启动状态，要始终方案
一个独特的NV模式（例如，一个复杂的4个字节的数据
46 E6 49 53 （十六进制）或更多的随机字节）作为最终的一部分
系统制造测试，以确保这些系统例程
坚持工作。
开机启动固件程序应该重写的nvSRAM
成期望的状态。而该NVSRAM出厂的
预设状态下，最好的做法是重新改写的nvSRAM
成作为对事件的一种保障所需的状态
可能翻转位在不经意间（程序错误或来电
检测程序） 。
■
文件编号： 001-50591修订版**
第15 4
[+ ]反馈
STK11C88
表2.软件存储/调用模式选择
CE
L
WE
H
A
13
– A
0
0x0E38
0x31C7
0x03E0
0x3C1F
0x303F
0x0FC0
0x0E38
0x31C7
0x03E0
0x3C1F
0x303F
0x0C63
模式
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性商店
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性召回
IO
输出数据
输出数据
输出数据
输出数据
输出数据
输出数据
输出数据
输出数据
输出数据
输出数据
输出数据
输出数据
笔记
[1, 2]
L
H
[1, 2]
笔记
1.六个连续的地址必须是在列出的顺序。我们必须高度在所有的六连冠CE控制周期，使非易失性周期。
2.虽然对所述STK11C88 15个地址中，只有低14被用于控制软件模式。
文件编号： 001-50591修订版**
第15个5
[+ ]反馈
QQ：2881677436 复制
