STK11C68
64千位（ 8K ×8 ） SoftStore的nvSRAM
特点
■
■
■
■
■
■
■
■
■
■
■
■
■
功能说明
赛普拉斯STK11C68是一个64Kb的快速静态RAM与nonvol-
atile元件中的每个存储单元。嵌入式非易失性
元素结合QuantumTrap技术生产
世界上最可靠的非易失性存储器。该SRAM提供
无限的读写周期，而独立的非易失性
数据驻留在高度可靠的QuantumTrap细胞。数据
在软件控制下需要从SRAM到非易失
元素（实体店经营） 。上电时，数据是automat-
ically从恢复到SRAM中（ RECALL的操作）
非易失性存储器。 RECALL操作也可
在软件控制下。
25 NS， NS 35和45 ns访问时间
引脚与业界标准的SRAM兼容
软件启动的非易失性商店
无限的读取和写入耐力
自动恢复到SRAM上电
无限RECALL周期
百万STORE周期
百年数据保留
单5V + 10 ％工作
商用和工业温度
28引脚（ 330 mil）的SOIC封装
28引脚（ 300 mil）的CDIP和28片（ 350万） LCC封装
符合RoHS标准
逻辑框图
A
5
量子阱
128 X 512
商店
V
CC
V
帽
A
7
A
8
A
9
A
11
A
12
行解码器
A
6
动力
控制
商店/
召回
控制
静态RAM
ARRAY
128 X 512
召回
HSB
软件
检测
列I / O
A
0
-
A
12
DQ
0
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
输入缓冲器
DQ
1
COLUMN DEC
A
0
A
1
A
2
A
3
A
4
A
10
OE
CE
WE
赛普拉斯半导体公司
文件编号： 001-50638修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二零零九年一月三十日
[+ ]反馈
STK11C68
销刀豆网络gurations
图1.引脚图 - 28引脚SOIC / DIP和28引脚有限责任公司
引脚德网络nitions
引脚名称
A
0
–A
12
DQ
0
-DQ
7
WE
CE
OE
V
SS
V
CC
W
E
G
ALT
IO类型
输入
输入或
产量
输入
输入
输入
地
描述
地址输入。
用于选择的8192个字节的nvSRAM之一。
双向数据IO线。
作为根据操作的输入或输出线路。
写使能输入，低电平有效。
当芯片被使能和WE为低时，所述数据
IO引脚被写入到特定地址的位置。
芯片使能输入，低电平有效。
当低，选择芯片。当HIGH ，取消选择
芯片。
输出使能，低电平有效。
该低电平有效OE输入使能数据输出缓冲器
在读周期。拉高OE HIGH导致IO引脚三态。
地面的装置。
该装置被连接到该系统的地面。
电源
电源输入到该设备。
文件编号： 001-50638修订版**
第16页2
[+ ]反馈
STK11C68
设备操作
该STK11C68是一种多用途的内存芯片，提供了几个
的操作模式。该STK16C88可以作为标准操作
8K ×8 SRAM 。非易失性存储元件的8K ×8的阵列
影子的SRAM 。 SRAM的数据可以被复制的非易失性
存储器或非易失性数据可以回忆到SRAM中。
没有必要使OE为低电平为有效的序列。后
t
商店
周期时间满足， SRAM被再次激活
读取和写入操作。
软件RECALL
数据从非易失性存储器通过转移到SRAM
一个软件地址序列。软件RECALL周期
与读取操作中类似的方式顺序启动
对软件商店开始。要启动RECALL周期，
CE控制的读操作如下顺序是
执行：
1.阅读地址为0x0000 ，有效的读
2.读地址0x1555 ，有效的读
3.阅读地址0x0AAA ，有效的读
4.阅读地址0x1FFF的，有效的读
5.读地址0x10F0 ，有效的读
6.读地址0x0F0E ，启动RECALL周期
在内部，召回是一个两步的过程。首先， SRAM数据
被清除;然后，非易失性信息被传输至电
SRAM单元。之后的T
召回
周期时， SRAM再次是
准备读取和写入操作。调用操作
不改变在非易失性元件的数据。该nonvol-
atile数据可以被调用的次数不受限制。
SRAM读
该STK11C68执行一个读周期，每当CE和OE是
低，而我们高。在针脚上指定的地址
0–12
确定访问的8192个数据字节。当读为
由地址转换启动的，则输出是后一个有效
吨的延迟
AA
（读周期1） 。如果读通过CE或OE启动，
的输出是在t有效
ACE
或者在t
美国能源部
，以较迟者为准（读
周期2）。数据输出一再响应地址
内T改变
AA
无需跃迁存取时间
系统蒸发散在任何控制输入引脚，并保持有效，直到另一个
地址变更或直到CE或OE变为高电平，否则我们
拉低。
SRAM写
写周期完成时CE和WE低。该
地址输入必须在进入写周期之前是稳定的
而且必须保持稳定，直到CE或WE变为高电平的
循环的结束。对普通IO引脚DQ数据
0–7
是
写入到存储器，如果它具有有效吨
SD
，答：我们在年底前
控制或写的CE控制写入结束前。
请OE高在整个写周期，以避免数据总线
争上常见的IO线。如果OE保持低电平，内部
电路关闭输出缓冲器吨
HZWE
当我们变低。
硬件RECALL （上电）
在上电期间或之后的任何低功耗状态（V
CC
＆ LT ;
V
RESET
） ，一个内部调出请求被锁定。当V
CC
再次超过V的检测电压
开关
，召回
会自动启动，并采取吨
HRECALL
来完成。
如果STK11C68处于写入状态，在上电时的端
回想一下，在SRAM数据被破坏。为了避免这种
的情况下，一个10千欧电阻连接或者我们之间
和System V
CC
或CE和System V之间
CC
.
软件商店
数据被从SRAM由传送到非易失性存储器
一个软件地址序列。该STK11C68软件商店
循环是通过执行顺序控制CE开始阅读
从周期的确切顺序六项具体地址位置。中
对STORE周期，先前的非易失性数据的擦除是
首先来执行随后的非易失性的程序
元素。当启动一个商店周期，输入和输出是
禁用，直到周期结束。
因为一个序列的读和写来自特定地址的使用
对于STORE开始，就没有其他的读或写是很重要的
存取介入的序列中。如果他们介入，
序列被中止，没有存储或调用发生。
要启动的软件商店周期，下面读
顺序进行：
1.阅读地址为0x0000 ，有效的读
2.读地址0x1555 ，有效的读
3.阅读地址0x0AAA ，有效的读
4.阅读地址0x1FFF的，有效的读
5.读地址0x10F0 ，有效的读
6.读地址0x0F0F ，启动STORE周期
该软件序列主频与CE控制的读取。
当序列中的第六个地址输入后，在商店
周期开始和芯片被禁用。重要的是
读周期，而不是写周期的使用顺序。这是
文件编号： 001-50638修订版**
硬件保护
该STK11C68提供硬件保护，防止意外
在低电压条件STORE操作和SRAM写入
系统蒸发散。当V
帽
＆ LT ; V
开关
所有外部发起STORE
操作和SRAM写操作被禁止。
噪声考虑
该STK11C68是一种高速内存。它必须具有高
约0.1μF高频旁路电容连接
V之间
CC
和V
SS,
使用线索和痕迹是短
成为可能。如同所有的高速CMOS集成电路，小心路由
电源，接地和信号降低电路噪声。
较低的平均有功功率
CMOS技术提供了STK11C68的好处
绘制显著较少的电流，当它被循环在时间较长
超过50纳秒。
图2
显示我的关系
CC
和
读或写周期时间。最坏情况下的电流消耗
所示的CMOS和TTL电平输入（商业temper-
ATURE范围， Vcc = 5.5V ，在芯片100％占空比使能） 。只
当芯片被禁用备用电流被绘制。整体
第16页3
[+ ]反馈
STK11C68
由STK11C68得出平均电流取决于
以下项目：
■
■
■
■
■
■
■
最佳实践
的nvSRAM产品得到了有效的超过15年使用。
而易用性是该产品的主要价值体系之一，
所获得的经验正在与数百个应用程序有
导致了以下建议作为最佳做法：
■
芯片的占空比使
总的周期率的访问
的读写比
CMOS与TTL电平输入
工作温度
在V
CC
水平
IO负载
图2.电流对战循环时间（读取）
■
非易失性细胞中的nvSRAM被编程的
最后的测试和质量保证过程中试验楼。来
检查程序在客户或合同制造商的
站点有时重新编程这些值。最后NV模式
通常重复AA ， 55 ， 00 ， FF ，A5或5A的图案。
最终产品的固件不应该假设的NV阵列
是一组编程状态。该检查内存例程
内容的值来确定第一时间的系统配置，
冷或热启动状态，等等，必须始终编程
独特的NV模式（例如，复杂的4个字节的46个图案
E6 49 53 （十六进制）或多个随机字节）作为最终的系统的一部分的
生产测试，以确保这些系统的工作程序
始终。
开机启动固件程序应该重写的nvSRAM
成期望的状态。而该NVSRAM出厂时预设
状态，最好的做法是重新改写的nvSRAM进入
作为一种保障，以免事件可能翻转理想状态
位在不经意间（程序错误，来料检验程序，
等等） 。
■
图3.现有的对战周期时间（写入）
表1.硬件模式选择
CE
L
WE
H
A12–A0
0x0000
0x1555
0x0AAA
0x1FFF
0x10F0
0x0F0F
0x0000
0x1555
0x0AAA
0x1FFF
0x10F0
0x0F0E
模式
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性商店
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性召回
IO
输出数据
输出数据
输出数据
输出数据
输出数据
输出高Z
输出数据
输出数据
输出数据
输出数据
输出数据
输出高Z
笔记
[1]
L
H
[1]
记
1.六个连续的地址必须是在列出的顺序。我们必须高度在所有的六连冠CE控制周期，使非易失性周期。
文件编号： 001-50638修订版**
第16页4
[+ ]反馈
STK11C68
最大额定值
超出最大额定值可能会缩短的使用寿命
装置。这些用户指导未经测试。
存储温度................................. -65 ° C至+ 150°C
在偏压温度.............................. -55 ° C至+ 125°C
在V电源电压
CC
相对于GND ..........- 0.5V至7.0V
电压输入相对于Vss ............ -0.6V到V
CC
+ 0.5V
在DQ电压
0-7
...................................- 0.5V到Vcc + 0.5V
范围
广告
产业
功耗................................................ ......... 1.0W
直流输出电流（ 1输出的时间， 1秒持续时间） .... 15毫安
工作范围
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
4.5V至5.5V
4.5V至5.5V
DC电气特性
在整个工作范围（V
CC
= 4.5V至5.5V ）
参数
I
CC1
描述
平均V
CC
当前
测试条件
t
RC
= 25纳秒
t
RC
= 35 ns的
t
RC
- 45纳秒
依赖于输出负载和循环率。
无输出负载得到的值。
I
OUT
= 0毫安。
所有输入不在乎，V
CC
=最大
对于持续时间T的平均电流
商店
广告
民
最大
90
75
65
90
75
65
3
10
单位
mA
mA
mA
mA
mA
mA
mA
mA
产业
I
CC2
I
CC3
I
SB1[2]
平均V
CC
当前
在商店
平均V
CC
在WE >电流（V
CC
- 0.2V ） 。所有其它输入循环。
t
RC
= 200纳秒， 5V ，25°C依赖于输出负载和循环率。得到的值
典型
无输出负载。
V
CC
待机电流
（待机，骑自行车TTL
输入电平）
t
RC
= 25纳秒， CE > V
IH
t
RC
= 35纳秒， CE > V
IH
t
RC
= 45纳秒， CE > V
IH
广告
27
23
20
28
24
21
750
1500
-1
-5
2.2
V
SS
– 0.5
+1
+5
V
CC
+
0.5
0.8
0.4
mA
mA
mA
mA
mA
mA
μA
μA
μA
μA
V
V
V
V
产业
I
SB2 [2]
V
CC
待机电流
CE > （V
CC
- 0.2V ） 。所有其它V
IN
< 0.2V或>商业
(V
CC
- 0.2V ） 。后待机电流水平
非易失性循环完成。
产业
输入是静态的。 F = 0兆赫。
V
CC
=最大，V
SS
＆ LT ; V
IN
＆ LT ; V
CC
， CE或OE > V
IH
或WE < V
IL
I
IX
I
OZ
V
IH
V
IL
V
OH
V
OL
输入漏电流V
CC
=最大，V
SS
＆ LT ; V
IN
＆ LT ; V
CC
关态输出
漏电流
输入高电压
输入低电压
输出高电压
输出低电压
I
OUT
= -4毫安
I
OUT
= 8毫安
2.4
数据保留和耐力
参数
数据
R
NV
C
数据保留
非易失性存储操作
描述
民
100
1,000
单位
岁月
K
记
2. CE > V
IH
不产生待机电流电平，直到任何非易失性周期中已超时。
文件编号： 001-50638修订版**
第16页5
[+ ]反馈
STK11C68 （ SMD5962-92324 ）
8Kx8 SoftStore的nvSRAM
特点
25 ， 35 ， 45 ，和55纳秒读取访问&读/写周期
时
无限的读/写耐用性
引脚兼容行业标准的SRAM
软件启动的非易失性
商店
自动
召回
到SRAM将开机
无限RECALL周期
100万
商店
周期
100年非易失性数据保留
单5V ±10 ％工作
商业，工业和军事温度
Tures的
28引脚330密耳SOIC封装（符合RoHS标准）
28引脚CDIP和LCC封装
描述
该SIMTEK STK11C68是一个64Kb的快速静态RAM
与非易失性量子阱存储元件
包括与每个存储器单元。
SRAM中提供了快速访问&的循环时间，
易用性，和无限的读&读写次数
一个正常的SRAM 。
在软件控制下的数据传送到非（体积）
atile存储单元（在
商店
操作）。上
电时，数据会自动恢复到
SRAM （中
召回
操作）。 RECALL操作
也是在软件控制下使用。
该SIMTEK的nvSRAM是第一个单片无
易失性存储器，以提供无限的写入和读取。
它是最高的性能，最可靠的非
易失性存储器可用。
框图
框图
量子阱
128 x 512
行解码器
A
5
A
6
A
7
A
8
A
9
A
11
A
12
商店
静态RAM
ARRAY
128 X 512
召回
商店/
召回
控制
软件
检测
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
A
0
– A
12
输入缓冲器
列I / O
COLUMN DEC
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
本产品符合每个规格
术语SIMTEK标准保修。该产品
已完成SIMTEK内部资格测试
并已达到生产状态。
1
文件控制＃ ML0007版本0.3
2007年2月，
STK11C68 （ SMD5962-92324 ）
销刀豆网络gurations
NC
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
W
NC
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
28引脚LCC
28引脚DIP
28引脚SOIC
引脚名称
引脚名称
A
12
-A
0
DQ
7
-DQ
0
E
W
G
V
CC
V
SS
输入
I / O
输入
输入
输入
电源
电源
I / O
描述
地址： 13地址输入的nvSRAM阵列中选择8,192字节1
数据：双向8位数据总线，用于访问所述的nvSRAM
芯片使能：活动低辐射输入选择器
写使能：将活性低水使上DQ管脚的数据将被写入的地址
位置锁定由E的下降沿
输出使能：有源低G输入使能数据输出缓冲器中读取周期。
德主张摹高造成的DQ引脚为三态。
电源： 5.0V ， ±10 ％
地
文件控制＃ ML0007版本0.3
2007年2月，
2
STK11C68 （ SMD5962-92324 ）
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 -0.6V至（Ⅴ
CC
+ 0.5V)
在DQ电压
0-7
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至（Ⅴ
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大的“上市
“，可能对器件造成永久性损坏。这是一个
额定值只，设备的条件功能操作
系统蒸发散高于在这个业务部门所标明
特定网络阳离子是不是暗示。暴露在绝对最大额定
长时间荷兰国际集团的条件可能会影响其可靠性。
DC特性
广告
符号
I
CC1b
参数
民
平均V
CC
当前
最大
90
75
65
不适用
3
10
27
23
20
不适用
750
±1
±5
2.2
V
SS
– .5
2.4
0.4
0
70
–40
V
CC
+ .5
0.8
2.2
工业/
军事
民
最大
90
75
65
55
3
10
28
24
21
20
1500
±1
±5
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
μA
μA
μA
单位
(V
CC
= 5.0V
±
10%)
笔记
t
AVAV
= 25ns的
t
AVAV
= 35ns的
t
AVAV
=为45nS
t
AVAV
= 55ns
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为35ns ，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
t
AVAV
= 55ns ，E
≥
V
IH
E
≥
(V
CC
- 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安
I
OUT
= 8毫安
I
CC2c
I
CC3b
I
SB1d
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
CC
当前
（待机，骑自行车TTL电平输入）
I
SB2d
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
T
A
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
工作温度
V
CC
+ .5 V
V
V
0.4
85
V
°C
V
SS
– .5 0.8
2.4
注B：我
CC1
我
CC3
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
注意：C ：我
CC
需要的持续时间的平均电流
商店
周期（T
商店
) .
2
注意D： é
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
480欧姆
产量
255欧姆
电容
符号
C
IN
C
OUT
e
(T
A
= 25 ° C，F = 1.0MHz的）
最大
8
7
单位
pF
pF
条件
ΔV
= 0到3V
ΔV
= 0到3V
参数
输入电容
输出电容
30 pF的
INCLUDING
范围和
灯具
注E：这些参数是保证，但未经测试。
图1 ： AC输出负载
文件控制＃ ML0007版本0.3
2007年2月，
3
STK11C68 （ SMD5962-92324 ）
SRAM读周期＃ 1 & ＃ 2
符号
号
1
2
3
4
5
6
7
8
9
10
11
参数
#1, #2
t
ELQV
t
AVAVf
t
AVQVg
t
GLQV
t
AXQXg
t
ELQX
t
EHQZh
t
GLQX
t
GHQZh
t
ELICCHe
t
EHICCLd ，E
Alt键。
t
ACS
t
RC
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
t
OHZ
t
PA
t
PS
芯片使能存取时间
读周期时间
地址访问时间
输出使能到数据有效
地址变更后的输出保持
芯片使能到输出有效
芯片禁用到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
0
25
0
10
0
35
5
5
10
0
13
0
45
25
25
10
5
5
13
0
15
0
55
民
最大
25
35
35
15
5
5
15
0
25
民
最大
35
45
45
20
5
5
25
民
最大
45
55
55
25
民
最大
55
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
STK11C68-25
STK11C68-35
(V
CC
= 5.0V + 10%)
STK11C68-45
STK11C68-55
单位
备注：F ：W必须在SRAM写周期SRAM中读取周期的高与低。
注G： I / O状态假设E，G < V
IL
和W > V
IH
;设备被连续地选择。
注H：测量
±
200mV的从稳态输出电压。
SRAM读周期1：地址受控
F，G
t
AVAV
地址
5
t
AXQX
3
2
t
AVQV
数据有效
DQ （ DATA OUT ）
SRAM读周期＃ 2 ： E受控
f
t
AVAV
地址
t
ELQV
E
t
ELQX
t
EHQZ
7
6
1
2
t
EHICCL
11
G
4
t
GLQV
t
GHQZ
9
t
GLQX
DQ （ DATA OUT ）
t
ELICCH
I
CC
待机
10
数据有效
8
活跃
文件控制＃ ML0007版本0.3
2007年2月，
4
STK11C68 （ SMD5962-92324 ）
SRAM写周期＃ 1 & ＃ 2
符号
号
#1
12
13
14
15
16
17
18
19
20
21
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZh ，我
t
WHQX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
参数
民
25
20
20
10
0
20
0
0
10
5
最大
民
35
25
25
12
0
25
0
0
13
5
最大
民
45
30
30
15
0
30
0
0
15
5
最大
民
55
45
45
30
0
45
0
0
35
最大
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
STK11C68-25
STK11C68-35
(V
CC
= 5.0V + 10%)
STK11C68-45
STK11C68-55
单位
注一：
注记者：
如果W低当E为低电平时，输出保持在高阻抗状态。
或W必须是
≥
V
IH
在地址转换。
SRAM写周期＃ 1 ：硬件控制
j
12
t
AVAV
地址
14
t
ELWH
E
17
t
AVWH
13
t
WLWH
15
t
DVWH
DATA IN
20
t
WLQZ
数据输出
以前的数据
高阻抗
数据有效
19
t
WHAX
18
t
AVWL
W
16
t
WHDX
21
t
WHQX
SRAM写周期＃ 2 ： E受控
j
12
t
AVAV
地址
18
t
AVEL
E
14
t
ELEH
19
t
EHAX
17
t
AVEH
W
13
t
WLEH
15
t
DVEH
16
t
EHDX
数据有效
高阻抗
DATA IN
数据输出
文件控制＃ ML0007版本0.3
2007年2月，
5
QQ：2881677436 复制
