STK10C48
2K ×8的nvSRAM
QuantumTrap
CMOS
非易失性静态RAM
过时的 - 不推荐用于新设计
特点
为25ns ， 35ns的和为45nS访问时间
商店
通过发起非易失性元件
五金
召回
到SRAM发起的硬件或
电力恢复
自动
商店
定时
10毫安典型I
CC
在200ns的周期时间
无限的读，写和
召回
周期
1,000,000
商店
周期为非易失性元素
MENTS
100年的数据保存在全部工业
温度范围
商业和工业温度
28引脚300密耳PDIP ， 300密耳SOIC和
350密耳SOIC封装
描述
该SIMTEK STK10C48是一个快速静态
内存
与非
在每个静态存储器合并挥发性元素
细胞。该
SRAM
可以读取和写入无限
次数，而独立的非易失性数据
居住在
t
他非易失性元件。数据可以很容易地
从传送
SRAM
到非易失性元素
ments （中
商店
操作） ，或从非易失性
元素添加到
SRAM
（该
召回
操作）时，使用
东北引脚。从非易失性元件，以转移
该
SRAM
（该
召回
操作）也发生自动
matically在恢复供电。该STK10C48
结合使用的一个高性能的并且易于
快
SRAM
与非易失性数据的完整性。
该STK10C48具有业界标准引脚
非易失性
内存
s.
框图
量子阱
32 x 512
行解码器
销刀豆网络gurations
NE
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
A
5
A
6
A
7
A
8
A
9
商店
静态RAM
ARRAY
32 x 512
召回
V
CC
W
NC
A
8
A
9
NC
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
28 - 300 PDIP
28 - 300 SOIC
28 - 350 SOIC
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
输入缓冲器
列I / O
COLUMN DEC
引脚名称
商店/
召回
控制
A
0
- A
10
W
DQ
0
- DQ
7
地址输入
写使能
IN / OUT数据
芯片使能
OUTPUT ENABLE
非易失启用
电源（+ 5V）的
地
A
0
A
1
A
2
A
3
A
4
A
10
E
G
NE
E
W
G
NE
V
CC
V
SS
2006年3月
1
文件控制＃ ML0002修订版0.2
STK10C48
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 -0.6V至（Ⅴ
CC
+ 0.5V)
在DQ电压
0-7
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至（Ⅴ
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大的“上市
“，可能对器件造成永久性损坏。这是一个
额定值只，设备的条件功能操作
系统蒸发散高于在这个业务部门所标明
特定网络阳离子是不是暗示。暴露在绝对最大额定
长时间荷兰国际集团的条件可能会影响其可靠性。
DC特性
广告
符号
I
CC1
b
参数
民
平均V
CC
当前
最大
85
75
65
3
10
25
21
18
750
±1
±5
2.2
V
SS
– .5
2.4
0.4
0
70
–40
V
CC
+ .5
0.8
2.2
V
SS
– .5
2.4
0.4
85
民
最大
90
75
65
3
10
26
22
19
750
±1
±5
V
CC
+ .5
0.8
mA
mA
mA
mA
mA
mA
mA
mA
μA
μA
μA
V
V
V
V
°C
产业
单位
(V
CC
= 5.0V
±
10%)
笔记
t
AVAV
= 25ns的
t
AVAV
= 35ns的
t
AVAV
=为45nS
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为35ns ，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安
I
OUT
= 8毫安
I
CC2
c
I
CC3
b
I
SB1
d
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
CC
当前
（待机，骑自行车TTL电平输入）
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
工作温度
I
SB2
d
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
T
A
注B：我
CC1
我
CC3
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
注意：C ：我
CC2
需要的持续时间的平均电流
商店
周期（T
商店
) .
注意D： é
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
电容
e
符号
C
IN
C
OUT
参数
输入电容
输出电容
(T
A
= 25
°
C，F = 1.0MHz的）
最大
8
7
单位
pF
pF
条件
480欧姆
产量
255欧姆
ΔV
= 0到3V
ΔV
= 0到3V
30 pF的
INCLUDING
范围和
灯具
注E：这些参数是保证，但未经测试。
图1 ： AC输出负载
2006年3月
2
文件控制＃ ML0002修订版0.2
STK10C48
SRAM读周期＃ 1 & ＃ 2
符号
号
1
2
3
4
5
6
7
8
9
10
11
参数
#1, #2
t
ELQV
t
AVAV
f
t
AVQV
g
t
GLQV
t
AXQX
g
t
ELQX
t
EHQZ
h
t
GLQX
t
GHQZ
h
t
ELICCH
e
t
EHICCL
D，E
Alt键。
t
ACS
t
RC
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
t
OHZ
t
PA
t
PS
芯片使能存取时间
读周期时间
地址访问时间
输出使能到数据有效
地址变更后的输出保持
芯片使能到输出有效
芯片禁用到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
0
25
0
10
0
35
5
5
10
0
13
0
45
25
25
10
5
5
13
0
15
民
最大
25
35
35
15
5
5
15
民
最大
35
45
45
20
民
最大
45
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
STK10C48-25
(V
CC
= 5.0V
±
10%)
STK10C48-35
STK10C48-45
单位
备注：F ：W必须在SRAM写周期SRAM中读取周期的高与低。 NE必须在整个周期高。
注G： I / O状态假设E，G < V
IL
，W > V
IH
和NE
≥
V
IH
;设备被连续地选择。
注H：测量+ 200mV的自稳态输出电压。
SRAM读周期1：
地址控
F，G
t
AVAV
地址
5
3
2
t
AVQV
数据有效
t
AXQX
DQ （ DATA OUT ）
SRAM读周期＃ 2 ：
E受控
f
t
AVAV
地址
t
ELQV
E
t
ELQX
t
EHQZ
7
6
1
2
t
EHICCL
11
G
4
t
GLQV
t
GHQZ
9
t
GLQX
DQ （ DATA OUT ）
t
ELICCH
I
CC
待机
10
数据有效
8
活跃
2006年3月
3
文件控制＃ ML0002修订版0.2
STK10C48
模式选择
E
H
L
L
L
L
L
L
W
X
H
L
H
L
L
H
G
X
L
X
L
H
L
H
NE
X
H
H
L
L
L
X
模式
未选择
读SRAM
写入SRAM
非易失性
召回
k
非易失性
商店
无操作
动力
待机
活跃
活跃
活跃
I
CC2
活跃
记k为一个自动
召回
发生在加电时，首先在V
CC
超过4.25V ，走吨
恢复
.
商店
单车＃ 1 & ＃ 2
符号
号
#1
22
23
24
25
26
27
28
t
NLWL
t
ELWL
t
WLEL
t
WLQXl
t
WLNHm
#2
t
ELQX
t
ELNH
Alt键。
t
商店
t
WC
商店
周期
商店
启动周期时间
输出禁止设置以NE秋季
t
GHEL
t
NLEL
输出禁止设置到E秋季
NE建立
芯片使能建立
写使能建立
参数
(V
CC
= 5.0V
±
10%)
民
最大
10
20
0
0
0
0
0
单位
ms
ns
ns
ns
ns
ns
ns
t
GHNL
注意事项l ：测量与W和NE两种返回高，和G返回低电平。
商店
周期被禁止低于4.0V 。
注M：一旦吨
WC
已经满足了NE ，G ，W和E的
商店
循环自动完成。任何网元，G和B ， W或E可用于终止
该
商店
启动循环。
注n为如果E是低的任何时间段，其中W为高，而G和网元是低，则
召回
循环可被启动。
商店
循环＃1 ：
硬件控制
n
NE
G
W
24
t
GHNL
26
t
NLWL
23
t
WLNH
E
27
t
ELWL
高阻抗
22
t
WLQX
DQ （ DATA OUT ）
商店
周期＃ 2 ：
E受控
n
NE
26
t
NLEL
25
t
GHEL
G
W
E
28
t
WLEL
23
t
ELNH
高阻抗
22
t
ELQX
DQ （ DATA OUT ）
2006年3月
5
文件控制＃ ML0002修订版0.2
QQ：2881677436 复制
