STD130
I / O和I / O的IP地址
1.8V , 2.5V和3.3V驱动器的I / O , 3.3V和5V
宽容的I / O
3电平(高,中,无)压摆率控制
最小的引线键合焊垫间距
- 单一的线( 70um )的I / O
- 交错( 35 / 70um )的I / O
驱动能力
- 1,2,4,8,12,16,20,24mA (驱动器的I / O )
- 1,2,4,6mA (对于宽容的I / O )
I / O IP地址
名字
PCI
USB
SSTL2
ATA
AGP
PECL
描述
2.1标准,可承受5V
1.1兼容,全速/
低速
I类和II ,SDRAM
接口
ATA4 / UDMA66 , 3.3 / 5V
宽容
AGP2.0标准
ATM接口
1.5V , SRAM接口,
可编程输出
阻抗控制
1V预充电, VIO预
收费
1.0兼容, 3.3V
66@1X,133@2X,
266@4X
200(single)
500(differential)
300
频率(MHz)
33, 66
12/1.5
高达200
S MSUNG
电子
ASIC设计套件和EDA支持
设计流程
逻辑
合成
设计套件
Synopsys设计编译器,
Synopsys的物理编译器
Cadence公司的Verilog -XL , Cadence的NC- Verilog的,
逻辑
Viewlogic系ViewSim ,导师ModelSim-
模拟
VHDL ,导师的ModelSim - Verilog的,
新思VSS ,新思VCS
扫描插入新思TestGen ,新思TestCom-
和ATPG
堆垛机,新思TetraMax ,导师FASTSCAN
静态时序
Synopsys公司的PrimeTime
分析
RC分析
前卫!星-RC
动力
分析
正式
VERI科幻阳离子
故障
模拟
延迟
计算器
楼层计划
P&R
DRC和LVS
*
内部工具
新思DesignPower , CubicPower *
Synopsys的形式,蚕蛹设计
VERIFYer , Verplex巩固炫-LEC
Cadence的Verifault
CubicDelay *
前卫! PlanetPL , Cadence公司DesignPlanner ,
CubicPlan *
前卫!阿波罗, Cadence的硅集成
德古拉,大力士,口径
HSTL
热
SWAP
PCI
PCI -X
33, 66
133
推荐工作条件
包装可用性
参数
1.8V的I / O
2.5V的I / O
DC电源
电压
V
DD
3.3V的I / O
3.3V宽容的I / O
5V容限I / O
3.3V核心
模拟核
DC电源
2.5V核心
电压
1.8V核心
商业级温度范围
T
A
工业温度范围
*如果你想要这个范围内,请
接触科幻场应用工程
名义有效汇率的三星。
等级
1.65 1.95
2.3 2.7
3.0 3.6
1.65 1.95
3.0 3.6
3.3V± 5%
2.5V± 5%
1.8V± 5%
0到70
°C
V
单位
套餐类型
QFP
薄QFP
电源QFP
塑料有引线
芯片载体
塑料BGA
超级BGA
平BGA
多芯片
包
#针脚
256,208,176,160,144,128,100,80,64,48
100,80
304,240,208,160,144,128,120,100
84,68,52,44,32,28,18
560,492,388,352,329,316,313,304,300,
292,272,256,225,208,196,153,119
696,648,540,352,304,256
280,256,208,196,180,160,153,144,119,
64,48
256,100,69,68,64,48,32
- 40-85
三星ASIC
V
V
3