【2003年10月概述该ST16C654 / 654D1（ 654 ）是一个增强的四通用异步收发器器（】,IC型号ST16C654DIQ64,ST16C654DIQ64 PDF资料,ST16C654DIQ64经销商,ic,电子元器件-51电子网

2003年10月

概述

该ST16C654 / 654D

1

（ 654 ）是一个增强的四

通用异步收发器

器（UART ），每个具有64字节的发送和接收的

FIFO中，发送和接收FIFO触发电平，

自动硬件和软件流控制，及

高达1.5Mbps的数据传输速率。每个UART都有一套

寄存器，用于提供给用户的操作状态

和控制，接收错误指示和调制解调器

串行接口控制。可选择中断极性

提供了灵活性，以满足设计要求。一

内部环回功能使板载

诊断。 654可在64引脚TQFP 68

,

引脚PLCC和100引脚QFP封装。 64针

包仅提供了16模式的接口，但68

和100引脚封装提供了一个额外的68模式

接口，可以与摩托罗拉易于集成

处理器。该ST16C654CQ64 （ 64针）报价

三

状态

打断

产量

而

该

ST16C654DCQ64提供连续中断

输出。 100引脚封装提供了额外的

FIFO状态输出（ TXRDY ＃和RXRDY ＃ A-D ），

独立的红外传输数据输出（ IRTX AD）

和信道的C外部时钟输入（ CHCCLK ）。该

ST16C654 / 654D是同行业兼容

标准的ST16C454和ST16C654 / 554D 。

N

OTE

:

1受美国专利＃ 5649122覆盖。

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

A2:A0

D7:D0

IOR ＃

IOW ＃

CSA ＃

CSB ＃

CSC ＃

CSD ＃

INTA

INTB

INTC

INTD

CHCCLK

TXRDY ＃ A-D

RXRDY ＃ A-D

RESET

16/68#

INTSEL

CLKSEL

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

REV 。 5.0.0

特点

引脚对引脚ST16C454 ， ST16C554兼容

与TI TL16C554AFN和TL16C754BFN

Intel或Motorola数据总线接口选择

四个独立的UART通道

s

寄存器组兼容16C550

高达1.5 Mbps的数据传输速率

64字节的发送FIFO

64字节的接收FIFO ，错误标签

4可选择的TX和RX FIFO触发电平

自动硬件（ RTS / CTS ）流控

自动软件（ XON / XOFF ）流控

Progammable XON / XOFF字符

无线红外（ IrDA的1.0 ）编码器/解码器

完全的调制解调器接口

2.97V至5.5V电源工作

休眠模式（ 200 uA的典型值）

晶体振荡器或外部时钟输入

应用

便携式电器

电信网络路由器

以太网路由器

移动数据设备

工厂自动化和过程控制

F

IGURE

1. ST16C654 B

LOCK

D

IAGRAM

2.97V至5.5V的VCC

GND

UART通道A

64字节TX FIFO

UART

REGS

BRG

TX & RX

IR

ENDEC

64字节RX FIFO

TXA ， RXA ， IRTXA ， DTRA ＃，

DSRA ＃， RTSA ＃， CTSA ＃，

CDA ＃， RIA ＃

数据总线

接口

UART通道B

（同通道A ）

UART通道C

（同通道A ）

UART通道D

（同通道A ）

TXB ， RXB ， IRTXB ， DTRB ＃，

DSRB ＃， RTSB ＃， CTSB ＃，

国开行＃，＃ RIB

TXC ， RXC ， IRTXC ， DTRC ＃，

DSRC ＃，＃ RTSC ， CTSC ＃，

CDC ＃，＃ RIC

TXD ， RXD ， IRTXD ， DTRD ＃，

DSRD ＃， RTSD ＃， CTSD ＃，

CDD ＃， RID ＃

XTAL1

XTAL2

晶体振荡器/缓冲器

654 BLK

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

REV 。 5.0.0

&< ' 5 ;五

％ < ' 5 ;五

./&& &

/ （ 6 / &

< ' 5 ;五

7 (6( 5

/$ 7;

< ' 5 ; 7

'1 *

& ;五

％ “ &

%; 5

& ;五

&'&

& ， 5

%, 5

$

& ， 5

&'&

&< ' 5 ;五

％ < ' 5 ;五

./&& &

/ （ 6 / &

< ' 5 ;五

< ' 5 ; 7

7 (6( 5

/$ 7;

％ “ &

%; 5

%, 5

$

？ & ？ 1

％ < ' 5 ; 7

% ;7 5,

% 56'

％ 6 7&

% 5 7'

'1 *

%6 7 5

%7 1,

%6&

%; 7

:2,

$; 7

$6&

$7 1,

$6 7 5

&&9

$ 5 7'

6美元7&

$ 56'

$ ;7 5,

<美元' 5 ; 7

？ & ？ 1

&< ' 5 ; 7

& ; 7 5 ，

& 56'

&6 7&

& 5 7'

&&9

&6 7 5

？ & ？ 1

$

& ; 7

？ & ？ 1

'; 7

？ & ？ 1

'6 7 5

'1 *

' 5 7'

“ 6 7&

' 56'

' ;7 5,

6 56)

？ & ？ 1

F

IGURE

2. P

IN

O

UT

A

SSIGNMENT

F

OR

100-

针

QFP P

ACKAGES

I

N

16

和

68 M

ODE

&< ' 5 ; 7

& ; 7 5 ，

& 56'

&6 7&

& 5 7'

&&9

％ < ' 5 ; 7

% ;7 5,

% 56'

％ 6 7&

% 5 7'

'1 *

“ 1 * RW QLS ????? WFHQQR&

HGR 0 DORURWR0

3）4 QLS ????

&76

&&9 RW QLS ????? WFHQQR&

HGR0 OHWQ ，

3）4 QLS ????

&76

&6 7 5

&7 1 ，

&6&

& ; 7

52,

'; 7

'6&

'7 1,

'6 7 5

'1 *

' 5 7'

“ 6 7&

' 56'

' ;7 5,

6 56)

？ & ？ 1

%6 7 5

？ & ？ 1

$

%; 7

: 5

$; 7

$6&

4 5,

$6 7 5

&&9

$ 5 7'

6美元7&

$ 56'

$ ;7 5,

<美元' 5 ; 7

？ & ？ 1

2

/( 67 1,

'1 *

'; 5

$; 5

'

&&9

', 5

' < ' 5 ; 7

' < ' 5 ;五

$, 5

<美元' 5 ;五

'' &

$ '和;

' < ' 5 ; 7

' < ' 5 ;五

'' &

', 5

'; 5

&&9

/( 67 1,

'

'1 *

$; 5

'

$, 5

<美元' 5 ;五

$ '和;

&5 6'

& ， 5

% ,5

％ “ &

& ' &

'1 *

$

& ; 5

7 (6 (5

/ $7 ;

$

/ （ 6 / &

% ;5

&67&

&57'

&&9

&675

&7 1 ，

& 6&

& ; 7

52,

' ;7

' 6&

'7 1 ,

'675

'1 *

'57'

'67&

'5 6'

%5 6'

%67&

%57'

'1 *

%675

%7 1 ,

％ 6&

% ;7

:2,

$ ;7

6&美元

$7 1 ,

$675

&&9

$57'

$67&

$5 6'

\\ OQ 2 HG R0 HWQ ，

3 ） 47 QLS ？

'&76

&76

'

' ,5

$ ,5

'' &

' ;5

&&9

％ “ &

'1 *

$ ;5

$' &

&'&

%, 5

&'&

& ， 5

< ' 5 ; 7

& ， 5

< ' 5 ;五

< ' 5 ; 7

$

< ' 5 ;五

$

& ;五

7(6 ( 5

& ;五

/$ 7;

7(6 ( 5

/$ 7;

'1*

%;5

'1*

/$ 7;

$

/ （ 6 / &

%;5

%, 5

& 56'

& 6 7&

& 5 7'

&&9

&675

？ & ？ 1

$

&;7

？ & ？ 1

';7

？ & ？ 1

'675

'1*

' 5 7'

“ 6 7&

' 56'

% 56'

％ 6 7&

% 5 7'

'1*

%675

？ & ？ 1

$

%;7

: 5

$;7

6&

4 5,

$675

&&9

$ 5 7'

6美元7&

$ 56'

& 56'

& 6 7&

& 5 7'

&&9

&675

& 7 1 ，

&6&

&;7

5 2,

';7

'6&

' 7 1,

'675

'1*

' 5 7'

“ 6 7&

' 56'

％ “ &

“ 1 * RW GHWFHQQRF QLS ?????

HGR0 DORURWR0

3分之&& QLS ？

&76

&&9 RW GHWFHQQRF QLS ?????

HGR0 OHWQ ，

3分之&& QLS ？

&76

'

$, 5

'

', 5

$ '和;

', 5

$, 5

$;5

&&9

'' &

'; 5

'' &

'1*

'; 5

&&9

REV 。 5.0.0

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

F

IGURE

3. P

IN

O

UT

A

SSIGNMENT

F

OR

PLCC P

ACKAGES

I

N

16

和

68 M

ODE和

TQFP P

ACKAGES

/ (6 7 1,

'1*

$;5

$ '和;

订购信息

ST16C654CQ64

ST16C654CJ68

ST16C654IQ64

ST16C654IJ68

P

艺术

N

棕土

64引脚TQFP -40 ° C至+ 85°C

68引脚PLCC -40 ° C至+ 85°C

68引脚PLCC

64引脚TQFP

P

ACKAGE

T

emperature

R

ANGE

0 ° C至+ 70°C

O

操作摄像机

D

EVICE

S

TATUS

活跃

3

ST16C654DCQ64

ST16C654CQ100

ST16C654DIQ64

P

艺术

N

棕土

ST16C654IQ100

64引脚TQFP

100引脚QFP

P

ACKAGE

-40 ° C至+ 85°C

T

emperature

R

ANGE

0 ° C至+ 70°C

O

操作摄像机

D

EVICE

S

TATUS

活跃

% 56'

％ 6 7&

% 5 7'

'1*

%675

% 7 1,

%6&

%;7

: 2,

$;7

$6&

$ 7 1,

$675

&&9

$ 5 7'

6美元7&

$ 56'

引脚说明

N

AME

64 - TQFP 68 - PLCC 100 - QFP

T

YPE

P

IN

#

P

IN

#

P

IN

#

D

ESCRIPTION

A2

A1

A0

D7

D6

D5

D4

D3

D2

D1

D0

IOR ＃

（ Vcc的）

IOW ＃

（R / W ＃）

CSA ＃

（ CS ＃）

CSB ＃

(A3)

CSC ＃

(A4)

CSD ＃

（ Vcc的）

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

REV 。 5.0.0

数据总线接口

22

23

24

60

59

58

57

56

55

54

53

40

32

33

34

5

4

3

2

1

68

67

66

52

37

38

39

95

94

93

92

91

90

89

88

66

I

地址数据线[2：0 ] 。这3个地址线选择之一

在数据总线交易的UART通道AD内部寄存器

化。

数据总线[ 7 ： 0 ] （双向）。

I / O

I

当六十八分之一十六＃引脚处于逻辑1时，英特尔总线接口被选择并

该输入变为读选通（低电平有效）。下降沿保护研究机构

门内部的读周期，并从检索数据字节

指由地址线[A2 ： A0 ]内部寄存器，把数据

数据总线上的字节，以允许主处理器读它的利培

荷兰国际集团的优势。

当六十八分之一十六＃引脚为逻辑0 ，摩托罗拉总线接口选择

与该输入不使用，应连接至VCC。

当六十八分之一十六＃引脚为逻辑1时，它会选择英特尔总线接口，这

输入变为写选通（低电平有效）。下降沿鼓动

内部写入周期和上升沿传送数据字节上

数据总线内部寄存器指向的地址线。

当六十八分之一十六＃引脚为逻辑0 ，摩托罗拉总线接口选择

与此输入变为只读（逻辑1 ）和write（逻辑0 ）的信号。

当六十八分之一十六＃引脚为逻辑1时，该输入芯片选择（低电平有效）

使通道A中的设备。

当六十八分之一十六＃引脚为逻辑0时，该输入将成为芯片选择

（低有效）为摩托罗拉总线接口。

当六十八分之一十六＃引脚为逻辑1时，该输入为片选B（低电平有效）

以使在装置B声道。

当六十八分之一十六＃引脚为逻辑0时，该输入变得地址线A3

这是用于在摩托罗拉总线接口的信道选择。

当六十八分之一十六＃引脚为逻辑1时，该输入为片选C（低电平有效）

以使在装置中的信道下进行。

当六十八分之一十六＃引脚为逻辑0时，该输入变得地址线A4

这是用于在摩托罗拉总线接口的信道选择。

当六十八分之一十六＃引脚为逻辑1时，该输入为片选D（低电平有效）

以使通道中的D的装置。

当六十八分之一十六＃引脚为逻辑0时，此输入不使用，应该是

连接VCC 。

9

18

15

I

7

16

13

I

11

20

17

I

38

50

64

I

42

54

68

I

4

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

REV 。 5.0.0

引脚说明

N

AME

INTA

（ IRQ ＃）

64 - TQFP 68 - PLCC 100 - QFP

T

YPE

P

IN

#

P

IN

#

P

IN

#

6

15

12

D

ESCRIPTION

INTSEL

-

65

87

I

中断选择（高电平有效，输入，带内部上拉下来）。

当六十八分之一十六＃引脚为英特尔总线接口逻辑1时，此引脚可

与MCR位-3联合使用，以启用或禁用的INT指令

引脚或覆盖MCR位3和使能中断输出。之间

中断输出通过该引脚为逻辑1连续启用。

使该引脚为逻辑0允许MCR位3启用和禁用

中断输出引脚。在这种模式下， MCR位- 3被设定为逻辑1 ，以

使能连续输出。见MCR位3的描述全

细节。该引脚必须为逻辑0 ，在摩托罗拉总线接口

模式。由于引脚在64引脚封装的限制，该引脚不

可用。为了弥补这种局限性，两个64引脚TQFP封装ver-

sions提供。该引脚在键合到VCC内部

ST16C654D所以INT输出，在连续中断运行

模式。该引脚被结合到GND内部的ST16C654和

因此需要设置MCR位3使能中断输出

销。

UART通道A-D发送器就绪（低电平有效）。输出

为发射通道的AD TX FIFO / THR状态。看

表5 。

如果这些输出是未使用的，不连接它们。

TXRDYA ＃

TXRDYB ＃

TXRDYC ＃

TXRDYD ＃

RXRDYA ＃

RXRDYB ＃

RXRDYC ＃

RXRDYD ＃

TXRDY ＃

-

39

5

25

56

81

100

31

50

82

45

O

UART通道A-D接收器就绪（低电平有效）。此输出亲

国际志愿组织的接收通道AD的RX FIFO / RHR状态。看

表5 。

如果这些输出是未使用的，不连接它们。

O

发送器就绪（低电平有效）。这个输出是一个逻辑与

TXRDY ＃ A-D的状态。看

表5 。

如果这个输出是不使用的，离开

其悬空。

接收器就绪（低电平有效）。这个输出是一个逻辑与状态

的RXRDY ＃ A-D 。看

表5 。

如果这个输出是不使用的，离开它

悬空。

RXRDY ＃

-

38

44

O

？ @ ？ >5&0 HH6 ？ WOXDIHG ？ FLJRO RW

WHV VL @ ？ >5&0 QHKZ HGRP HWDWV HHUKW HKW RW WHV HUD GQD ？ FLJRO RW

WHV VL @ ？ >5&0 QHKZ HGRP HYLW FD HKW RW WHV HUD VWXSWXR WSXUUHWQ L HK7

？ @ ？ >5&0 IR JQLWWHV HUDZWIRV HKW KJXRUKW UHVX HKW \\ E GHQLIHG VL HWDWV

WXSWXR HK7

INTB

INTC

INTD

（北卡罗来纳州）

12

37

43

21

49

55

18

63

69

O

当六十八分之一十六＃引脚为逻辑1的英特尔总线接口，这些OUPUTS

成为渠道B， C和D的中断输出

@>5&0

HH6 ？ WOXDIHG ？ FLJRO DRW WHV VL @ ？ >5&0 QHKZ HGRP HWDWV HHUKW

HKW RW WHV VL 71美元， ?? FLJRO RW WHV VL @ ？ >5&0 QHKZ HGRP HYL W FD HKW

RW WHV VL 71美元，？ @ ？ >5&0 IR JQLWWHV HUDZWIRV HKW KJXRUKW GQD UHVX HKW

\\ E GHQLIHG VL HWDWV WXSWXR HK7

当六十八分之一十六＃引脚为逻辑1的英特尔总线接口，这种输出中

（ OD ）成为A通道中断输出。

当六十八分之一十六＃引脚为逻辑0摩托罗拉总线接口，这个输出

成为设备的中断输出（低电平有效，漏极开路）。一个外部

最终上拉电阻才能进行正确的操作。

当六十八分之一十六＃引脚为逻辑0摩托罗拉总线接口，这些输出

看跌期权的未使用的，并会留在逻辑0电平。离开这些输出

把悬空。

5

ST16C654/654D

具有64字节FIFO QUAD UART和

红外（ IrDA）的编码/解码器

描述

该ST16C654

*

1

是一个通用异步接收机和发射机（UART ）与双脚踏打印接口

与ST16C554和ST68C554兼容。 654是一个增强型UART具有64字节FIFO ，自动

硬件/软件流控制和数据传输速率高达1.5Mbps的。板载状态寄存器提供错误的用户

适应症和操作状态，调制解调器接口控制。系统的中断可能会进行调整，以满足用户

要求。内部环回功能使车载诊断。 654是64引脚TQFP封装，

68引脚PLCC和100引脚QFP封装。 64引脚封装提供16接口模式是兼容的

与业界标准的ST16C554 。在68和100引脚封装提供了一个额外的68模式，可以方便

与摩托罗拉的整合，以及其他流行的微处理器。该ST16C654CQ64 （ 64引脚）提供了三种状态

中断控制而ST16C654DCQ64提供恒定的有效中断输出。 64引脚的器件做

不提供TXRDY / RXRDY输出或默认时钟选择选项（ CLKSEL ）。 100引脚封装提供更快

通过提供独立输出， TXRDY和RXRDY通道状态接入，提供独立的红外TX输出

和乐器时钟输入（ MIDICLK ）。 654结合了16C454的封装接口模式/

554和68 / C454 / 554系列在单个集成芯片上。

特点

·

与行业标准兼容

ST16C454 / 554 ， ST68C454 / 554 ， TL16C554

·

1.5 Mbps的传输/接收操作（ 24MHz的）

·

64字节的发送FIFO

·

64字节的接收FIFO ，错误FL AGS

·

自动软件/硬件溢流控制

·

可编程XON / XOFF字符

·

独立的发送和接收控制

·

软件可选波特率发生器预

可扩展的时钟速率1X ， 4X的。

·

四个可选的发送/接收FIFO中断

触发水平

·

标准调制解调器接口或红外IrDA的恩

编码器/解码器的接口

·

软件流控制关闭可选择任何

（XON ） RX字符

·

100引脚封装的独立MIDI接口

·

100引脚封装提供内部FIFO寄存器

监督和独立的IrDA TX输出

·

睡眠模式（ 200毫安待机）

PLCC封装

INTSEL

-CDD

63

60

59

58

57

56

55

54

53

-CDA

GND

VCC

RXD

63

-RID

62

RXA

-RIA

D7

D6

D5

D4

D3

D2

D1

67

68

66

D0

65

-DSRA

-CTSA

-DTRA

VCC

-RTSA

INTA

-CSA

TXA

-IOW

TXB

-CSB

INTB

-RTSB

GND

-DTRB

-CTSB

-DSRB

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

64

9

8

7

6

5

4

3

2

1

-DSRD

-CTSD

-DTRD

GND

-RTSD

INTD

-CSD

TXD

-IOR

台湾晶技

-CSC

INTC

-RTSC

VCC

-DTRC

-CTSC

-DSRC

ST16C654CJ68

16模式

52

51

50

49

48

47

46

45

44

16/-68

-RxRDY

-TxRDY

GND

RXC

XTAL1

XTAL2

CLKSEL

RESET

-cdb

-RIC

-RIB

RXB

A2

A1

A0

订购信息

产品型号

引脚

封装工作温度

产品型号

引脚

封装工作温度

ST16C654CJ68

ST16C654CQ64

ST16C654DCQ64

ST16C654CQ100

68

64

100

PLCC

TQFP

QFP

0 ° C至+ 70°C

ST16C654IJ68

68

PLCC

ST16C654IQ64

64

TQFP

ST16C654DIQ64 64

TQFP

ST16C654IQ100

100 QFP

注* 1 ：申请专利

-40 ° C至+ 85°C

修订版4.10

5-65

-CDC

ST16C654/654D

图1 ，包装说明

64引脚TQFP封装

-CDD

-CDA

GND

VCC

RXD

RXA

-RID

-RIA

D7

D6

D5

D4

D3

D2

D1

D0

68引脚PLCC封装

-CDD

61

60

59

58

57

56

55

54

GND

VCC

RXD

63

RXA

-RID

62

北卡罗来纳州

65

D7

D6

D5

D4

D3

D2

D1

67

D0

66

68

64

63

62

61

60

59

58

57

56

55

54

53

52

51

50

49

-DSRA

-CTSA

-DTRA

VCC

-RTSA

INTA

-CSA

TXA

-IOW

-TXB

-CSB

INTB

-RTSB

GND

-DTRB

-CTSB

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

48

47

46

45

44

43

42

-DSRD

-CTSD

-DTRD

-DSRA

-CTSA

-DTRA

VCC

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

64

9

8

7

6

5

4

3

2

1

-DSRD

-CTSD

-DTRD

GND

-RTSD

北卡罗来纳州

TXD

北卡罗来纳州

台湾晶技

A4

北卡罗来纳州

-RTSC

VCC

-DTRC

-CTSC

-DSRC

GND

-RTSA

-RTSD

-IRQ

INTD

-CS

-CSD

TXA

TXD

R / -W

-IOR

TXB

台湾晶技

-CSC

INTC

-RTSC

VCC

-DTRC

-CTSC

A3

北卡罗来纳州

-RTSB

GND

-DTRB

-CTSB

-DSRB

53

52

51

50

49

48

47

46

45

44

ST16C654CQ64

ST16C654DCQ64

41

40

39

38

37

36

35

34

33

ST16C654CJ68

68模式

VCC

GND

RXC

RESET

-DSRC

RXB

-DSRB

XTAL1

XTAL2

-CDC

-RIB

A2

A1

-cdb

A0

-RIC

-cdb

RXB

-RxRDY

-TxRDY

RXC

XTAL1

XTAL2

CLKSEL

-reset

16/-68

100引脚QFP封装

-TXRDYB

-TXRDYA

-DSRB

-DSRA

-DTRB

-DTRA

-CTSB

-RTSB

-RTSA

-CTSA

IRTXB

IRTXA

-CSB

-CSA

-IOW

INTB

INTA

GND

VCC

北卡罗来纳州

30

北卡罗来纳州

29

北卡罗来纳州

28

北卡罗来纳州

27

北卡罗来纳州

26

北卡罗来纳州

TXB

TXA

-RXRDYB

-cdb

-RIB

RXB

CLKSEL

16/-68

A2

A1

A0

XTAL1

XTAL2

MIDICLK

RESET

-RxRDY

-TxRDY

GND

RXC

-RIC

-CDC

-RXRDYC

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

北卡罗来纳州

52

北卡罗来纳州

53

北卡罗来纳州

54

北卡罗来纳州

55

北卡罗来纳州

56

-TXRDYC

57

IRTXC

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

100 -RXRDYA

99

98

97

96

95

94

93

92

-CDA

-RIA

RXA

GND

D7

D6

D5

D4

D3

D2

D1

D0

INTSEL

VCC

RXD

-RID

-CDD

-RXRDYD

-TXRDYD

ST16C654CQ100

91

90

89

88

87

86

85

84

83

82

81

修订版4.10

5-66

-CDC

GND

-RIC

A2

A1

4

3

-RIB

A0

2

北卡罗来纳州

25

24

23

-DSRC

22

-CTSC

21

-DTRC

20

VCC

19

-RTSC

18

INTC

17

-CSC

16

台湾晶技

15

-IOR

14

TXD

13

-CSD

12

INTD

11

-RTSD

10

GND

9

-DTRD

8

-CTSD

7

-DSRD

6

IRTXD

5

-CSRDY

1

北卡罗来纳州

ST16C654/654D

图2 ，框图16模式

D0-D7

-IOR

-IOW

RESET

数据总线

＆放大器;

控制逻辑

发送

FIFO

注册

发送

移

注册

德克萨斯州A-D

溢流

控制

逻辑

接受

FIFO

注册

Ir

编码器

注册

SELECT

逻辑

A0-A2

-CS A-D

国米连接公交线路

＆放大器;

控制信号的

接受

移

注册

RX -D

RXIR A-D

INT A-D

-RxRDY

-TxRDY

-RXRDY A-D

-TXRDY A-D

INTSEL

XTAL1

MIDI

XTAL2

打断

控制

逻辑

溢流

控制

逻辑

Ir

解码器

-Dtr A-D

-RTS A-D

时钟

＆放大器;

波特率

发电机

调制解调器

控制

逻辑

-CTS A-D

-RI A-D

-CD A-D

-DSR A-D

修订版4.10

5-67

ST16C654/654D

如图3所示，框图68模式

D0-D7

R / -W

-reset

数据总线

＆放大器;

控制逻辑

发送

FIFO

注册

发送

移

注册

德克萨斯州A-D

溢流

控制

逻辑

接受

FIFO

注册

Ir

编码器

注册

SELECT

逻辑

A0-A4

-CS

国米连接公交线路

＆放大器;

控制信号的

接受

移

注册

RX -D

IRRX A-D

IRQ

-RxRDY

-TxRDY

-RXRDY A-D

-TXRDY A-D

溢流

控制

逻辑

Ir

解码器

打断

控制

逻辑

-Dtr A-D

-RTS A-D

时钟

＆放大器;

波特率

发电机

调制解调器

控制

逻辑

-CTS A-D

-RI A-D

-CD A-D

-DSR A-D

XTAL1

MIDI

XTAL2

修订版4.10

5-68

ST16C654/654D

符号说明

符号

68

16/-68

31

针

100

36

64

-

信号

TYPE

I

引脚说明

六十八分之一十六接口类型选择（输入，带内部上拉）。 -

此输入提供了16 （英特尔）或68 （摩托罗拉）总线

接口类型选择。 -IOR的功能， -IOW ， INT A-

D和-CS AD被重新分配以这种逻辑状态

引脚。当该引脚为逻辑1时，16模式接口16C554

被选中。当该引脚为逻辑0时， 68模式界面

（ 68C554 ）被选择。当该引脚为逻辑0 ， -IOW是重

分配给R / -W ， RESET重新分配给-RESET ， -IOR

不使用时，和INT指令（多个）被连接在一个线 - 或??

配置。的线 - 或输出端被连接接口

应受的IRQ信号输出开放源代码。该引脚不

可这在16模式下运行64引脚封装

只。

地址0选择位。内部寄存器地址选择在

16和68的模式。

地址- 1选择位。内部寄存器地址选择在

16和68的模式。

地址- 2选择位。 - 内部寄存器地址选择

在16和68模式。

针对3-4选择位。 - 当选择了68模式，

这些引脚用于解决或选择单个UART ？的

（提供-CS为逻辑0 ）。在16模式下，这些引脚

重新分配为片选，看-CSB和-CSC 。这些引脚

不提供它在运行64引脚封装

只有16模式。

时钟选择。 - 1倍或4倍的预可扩展的时钟选择

通过该引脚。所述1X时钟被选择时CLKSEL是一个逻辑

1（连接至VCC ）或4X时选择CLKSEL

是一个逻辑0（连接到GND ）。 MCR位- 7可以覆盖

该引脚在复位或初始化（见MCR比特状态

7）。该引脚不提供64引脚封装这

只提供MCR位- 7选择。

片选。（低电平有效） - 在68模式下，该引脚功能

作为多通道芯片使能。在这种情况下，所有四个

A0

34

39

24

I

A1

33

38

23

I

A2

32

37

22

I

A3-A4

20,50

17,64

-

I

CLKSEL

30

35

-

I

-CS

16

13

-

I

修订版4.10

5-69

2003年10月

概述

该ST16C654 / 654D

1

（ 654 ）是一个增强的四

通用异步收发器

器（UART ），每个具有64字节的发送和接收的

FIFO中，发送和接收FIFO触发电平，

自动硬件和软件流控制，及

高达1.5Mbps的数据传输速率。每个UART都有一套

寄存器，用于提供给用户的操作状态

和控制，接收错误指示和调制解调器

串行接口控制。可选择中断极性

提供了灵活性，以满足设计要求。一

内部环回功能使板载

诊断。 654可在64引脚TQFP 68

,

引脚PLCC和100引脚QFP封装。 64针

包仅提供了16模式的接口，但68

和100引脚封装提供了一个额外的68模式

接口，可以与摩托罗拉易于集成

处理器。该ST16C654CQ64 （ 64针）报价

三

状态

打断

产量

而

该

ST16C654DCQ64提供连续中断

输出。 100引脚封装提供了额外的

FIFO状态输出（ TXRDY ＃和RXRDY ＃ A-D ），

独立的红外传输数据输出（ IRTX AD）

和信道的C外部时钟输入（ CHCCLK ）。该

ST16C654 / 654D是同行业兼容

标准的ST16C454和ST16C654 / 554D 。

N

OTE

:

1受美国专利＃ 5649122覆盖。

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

A2:A0

D7:D0

IOR ＃

IOW ＃

CSA ＃

CSB ＃

CSC ＃

CSD ＃

INTA

INTB

INTC

INTD

CHCCLK

TXRDY ＃ A-D

RXRDY ＃ A-D

RESET

16/68#

INTSEL

CLKSEL

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

REV 。 5.0.0

特点

引脚对引脚ST16C454 ， ST16C554兼容

与TI TL16C554AFN和TL16C754BFN

Intel或Motorola数据总线接口选择

四个独立的UART通道

s

寄存器组兼容16C550

高达1.5 Mbps的数据传输速率

64字节的发送FIFO

64字节的接收FIFO ，错误标签

4可选择的TX和RX FIFO触发电平

自动硬件（ RTS / CTS ）流控

自动软件（ XON / XOFF ）流控

Progammable XON / XOFF字符

无线红外（ IrDA的1.0 ）编码器/解码器

完全的调制解调器接口

2.97V至5.5V电源工作

休眠模式（ 200 uA的典型值）

晶体振荡器或外部时钟输入

应用

便携式电器

电信网络路由器

以太网路由器

移动数据设备

工厂自动化和过程控制

F

IGURE

1. ST16C654 B

LOCK

D

IAGRAM

2.97V至5.5V的VCC

GND

UART通道A

64字节TX FIFO

UART

REGS

BRG

TX & RX

IR

ENDEC

64字节RX FIFO

TXA ， RXA ， IRTXA ， DTRA ＃，

DSRA ＃， RTSA ＃， CTSA ＃，

CDA ＃， RIA ＃

数据总线

接口

UART通道B

（同通道A ）

UART通道C

（同通道A ）

UART通道D

（同通道A ）

TXB ， RXB ， IRTXB ， DTRB ＃，

DSRB ＃， RTSB ＃， CTSB ＃，

国开行＃，＃ RIB

TXC ， RXC ， IRTXC ， DTRC ＃，

DSRC ＃，＃ RTSC ， CTSC ＃，

CDC ＃，＃ RIC

TXD ， RXD ， IRTXD ， DTRD ＃，

DSRD ＃， RTSD ＃， CTSD ＃，

CDD ＃， RID ＃

XTAL1

XTAL2

晶体振荡器/缓冲器

654 BLK

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

REV 。 5.0.0

&< ' 5 ;五

％ < ' 5 ;五

./&& &

/ （ 6 / &

< ' 5 ;五

7 (6( 5

/$ 7;

< ' 5 ; 7

'1 *

& ;五

％ “ &

%; 5

& ;五

&'&

& ， 5

%, 5

$

& ， 5

&'&

&< ' 5 ;五

％ < ' 5 ;五

./&& &

/ （ 6 / &

< ' 5 ;五

< ' 5 ; 7

7 (6( 5

/$ 7;

％ “ &

%; 5

%, 5

$

？ & ？ 1

％ < ' 5 ; 7

% ;7 5,

% 56'

％ 6 7&

% 5 7'

'1 *

%6 7 5

%7 1,

%6&

%; 7

:2,

$; 7

$6&

$7 1,

$6 7 5

&&9

$ 5 7'

6美元7&

$ 56'

$ ;7 5,

<美元' 5 ; 7

？ & ？ 1

&< ' 5 ; 7

& ; 7 5 ，

& 56'

&6 7&

& 5 7'

&&9

&6 7 5

？ & ？ 1

$

& ; 7

？ & ？ 1

'; 7

？ & ？ 1

'6 7 5

'1 *

' 5 7'

“ 6 7&

' 56'

' ;7 5,

6 56)

？ & ？ 1

F

IGURE

2. P

IN

O

UT

A

SSIGNMENT

F

OR

100-

针

QFP P

ACKAGES

I

N

16

和

68 M

ODE

&< ' 5 ; 7

& ; 7 5 ，

& 56'

&6 7&

& 5 7'

&&9

％ < ' 5 ; 7

% ;7 5,

% 56'

％ 6 7&

% 5 7'

'1 *

“ 1 * RW QLS ????? WFHQQR&

HGR 0 DORURWR0

3）4 QLS ????

&76

&&9 RW QLS ????? WFHQQR&

HGR0 OHWQ ，

3）4 QLS ????

&76

&6 7 5

&7 1 ，

&6&

& ; 7

52,

'; 7

'6&

'7 1,

'6 7 5

'1 *

' 5 7'

“ 6 7&

' 56'

' ;7 5,

6 56)

？ & ？ 1

%6 7 5

？ & ？ 1

$

%; 7

: 5

$; 7

$6&

4 5,

$6 7 5

&&9

$ 5 7'

6美元7&

$ 56'

$ ;7 5,

<美元' 5 ; 7

？ & ？ 1

2

/( 67 1,

'1 *

'; 5

$; 5

'

&&9

', 5

' < ' 5 ; 7

' < ' 5 ;五

$, 5

<美元' 5 ;五

'' &

$ '和;

' < ' 5 ; 7

' < ' 5 ;五

'' &

', 5

'; 5

&&9

/( 67 1,

'

'1 *

$; 5

'

$, 5

<美元' 5 ;五

$ '和;

&5 6'

& ， 5

% ,5

％ “ &

& ' &

'1 *

$

& ; 5

7 (6 (5

/ $7 ;

$

/ （ 6 / &

% ;5

&67&

&57'

&&9

&675

&7 1 ，

& 6&

& ; 7

52,

' ;7

' 6&

'7 1 ,

'675

'1 *

'57'

'67&

'5 6'

%5 6'

%67&

%57'

'1 *

%675

%7 1 ,

％ 6&

% ;7

:2,

$ ;7

6&美元

$7 1 ,

$675

&&9

$57'

$67&

$5 6'

\\ OQ 2 HG R0 HWQ ，

3 ） 47 QLS ？

'&76

&76

'

' ,5

$ ,5

'' &

' ;5

&&9

％ “ &

'1 *

$ ;5

$' &

&'&

%, 5

&'&

& ， 5

< ' 5 ; 7

& ， 5

< ' 5 ;五

< ' 5 ; 7

$

< ' 5 ;五

$

& ;五

7(6 ( 5

& ;五

/$ 7;

7(6 ( 5

/$ 7;

'1*

%;5

'1*

/$ 7;

$

/ （ 6 / &

%;5

%, 5

& 56'

& 6 7&

& 5 7'

&&9

&675

？ & ？ 1

$

&;7

？ & ？ 1

';7

？ & ？ 1

'675

'1*

' 5 7'

“ 6 7&

' 56'

% 56'

％ 6 7&

% 5 7'

'1*

%675

？ & ？ 1

$

%;7

: 5

$;7

6&

4 5,

$675

&&9

$ 5 7'

6美元7&

$ 56'

& 56'

& 6 7&

& 5 7'

&&9

&675

& 7 1 ，

&6&

&;7

5 2,

';7

'6&

' 7 1,

'675

'1*

' 5 7'

“ 6 7&

' 56'

％ “ &

“ 1 * RW GHWFHQQRF QLS ?????

HGR0 DORURWR0

3分之&& QLS ？

&76

&&9 RW GHWFHQQRF QLS ?????

HGR0 OHWQ ，

3分之&& QLS ？

&76

'

$, 5

'

', 5

$ '和;

', 5

$, 5

$;5

&&9

'' &

'; 5

'' &

'1*

'; 5

&&9

REV 。 5.0.0

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

F

IGURE

3. P

IN

O

UT

A

SSIGNMENT

F

OR

PLCC P

ACKAGES

I

N

16

和

68 M

ODE和

TQFP P

ACKAGES

/ (6 7 1,

'1*

$;5

$ '和;

订购信息

ST16C654CQ64

ST16C654CJ68

ST16C654IQ64

ST16C654IJ68

P

艺术

N

棕土

64引脚TQFP -40 ° C至+ 85°C

68引脚PLCC -40 ° C至+ 85°C

68引脚PLCC

64引脚TQFP

P

ACKAGE

T

emperature

R

ANGE

0 ° C至+ 70°C

O

操作摄像机

D

EVICE

S

TATUS

活跃

3

ST16C654DCQ64

ST16C654CQ100

ST16C654DIQ64

P

艺术

N

棕土

ST16C654IQ100

64引脚TQFP

100引脚QFP

P

ACKAGE

-40 ° C至+ 85°C

T

emperature

R

ANGE

0 ° C至+ 70°C

O

操作摄像机

D

EVICE

S

TATUS

活跃

% 56'

％ 6 7&

% 5 7'

'1*

%675

% 7 1,

%6&

%;7

: 2,

$;7

$6&

$ 7 1,

$675

&&9

$ 5 7'

6美元7&

$ 56'

引脚说明

N

AME

64 - TQFP 68 - PLCC 100 - QFP

T

YPE

P

IN

#

P

IN

#

P

IN

#

D

ESCRIPTION

A2

A1

A0

D7

D6

D5

D4

D3

D2

D1

D0

IOR ＃

（ Vcc的）

IOW ＃

（R / W ＃）

CSA ＃

（ CS ＃）

CSB ＃

(A3)

CSC ＃

(A4)

CSD ＃

（ Vcc的）

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

REV 。 5.0.0

数据总线接口

22

23

24

60

59

58

57

56

55

54

53

40

32

33

34

5

4

3

2

1

68

67

66

52

37

38

39

95

94

93

92

91

90

89

88

66

I

地址数据线[2：0 ] 。这3个地址线选择之一

在数据总线交易的UART通道AD内部寄存器

化。

数据总线[ 7 ： 0 ] （双向）。

I / O

I

当六十八分之一十六＃引脚处于逻辑1时，英特尔总线接口被选择并

该输入变为读选通（低电平有效）。下降沿保护研究机构

门内部的读周期，并从检索数据字节

指由地址线[A2 ： A0 ]内部寄存器，把数据

数据总线上的字节，以允许主处理器读它的利培

荷兰国际集团的优势。

当六十八分之一十六＃引脚为逻辑0 ，摩托罗拉总线接口选择

与该输入不使用，应连接至VCC。

当六十八分之一十六＃引脚为逻辑1时，它会选择英特尔总线接口，这

输入变为写选通（低电平有效）。下降沿鼓动

内部写入周期和上升沿传送数据字节上

数据总线内部寄存器指向的地址线。

当六十八分之一十六＃引脚为逻辑0 ，摩托罗拉总线接口选择

与此输入变为只读（逻辑1 ）和write（逻辑0 ）的信号。

当六十八分之一十六＃引脚为逻辑1时，该输入芯片选择（低电平有效）

使通道A中的设备。

当六十八分之一十六＃引脚为逻辑0时，该输入将成为芯片选择

（低有效）为摩托罗拉总线接口。

当六十八分之一十六＃引脚为逻辑1时，该输入为片选B（低电平有效）

以使在装置B声道。

当六十八分之一十六＃引脚为逻辑0时，该输入变得地址线A3

这是用于在摩托罗拉总线接口的信道选择。

当六十八分之一十六＃引脚为逻辑1时，该输入为片选C（低电平有效）

以使在装置中的信道下进行。

当六十八分之一十六＃引脚为逻辑0时，该输入变得地址线A4

这是用于在摩托罗拉总线接口的信道选择。

当六十八分之一十六＃引脚为逻辑1时，该输入为片选D（低电平有效）

以使通道中的D的装置。

当六十八分之一十六＃引脚为逻辑0时，此输入不使用，应该是

连接VCC 。

9

18

15

I

7

16

13

I

11

20

17

I

38

50

64

I

42

54

68

I

4

ST16C654/654D

具有64字节FIFO 2.97V至5.5V UART QUAD

REV 。 5.0.0

引脚说明

N

AME

INTA

（ IRQ ＃）

64 - TQFP 68 - PLCC 100 - QFP

T

YPE

P

IN

#

P

IN

#

P

IN

#

6

15

12

D

ESCRIPTION

INTSEL

-

65

87

I

中断选择（高电平有效，输入，带内部上拉下来）。

当六十八分之一十六＃引脚为英特尔总线接口逻辑1时，此引脚可

与MCR位-3联合使用，以启用或禁用的INT指令

引脚或覆盖MCR位3和使能中断输出。之间

中断输出通过该引脚为逻辑1连续启用。

使该引脚为逻辑0允许MCR位3启用和禁用

中断输出引脚。在这种模式下， MCR位- 3被设定为逻辑1 ，以

使能连续输出。见MCR位3的描述全

细节。该引脚必须为逻辑0 ，在摩托罗拉总线接口

模式。由于引脚在64引脚封装的限制，该引脚不

可用。为了弥补这种局限性，两个64引脚TQFP封装ver-

sions提供。该引脚在键合到VCC内部

ST16C654D所以INT输出，在连续中断运行

模式。该引脚被结合到GND内部的ST16C654和

因此需要设置MCR位3使能中断输出

销。

UART通道A-D发送器就绪（低电平有效）。输出

为发射通道的AD TX FIFO / THR状态。看

表5 。

如果这些输出是未使用的，不连接它们。

TXRDYA ＃

TXRDYB ＃

TXRDYC ＃

TXRDYD ＃

RXRDYA ＃

RXRDYB ＃

RXRDYC ＃

RXRDYD ＃

TXRDY ＃

-

39

5

25

56

81

100

31

50

82

45

O

UART通道A-D接收器就绪（低电平有效）。此输出亲

国际志愿组织的接收通道AD的RX FIFO / RHR状态。看

表5 。

如果这些输出是未使用的，不连接它们。

O

发送器就绪（低电平有效）。这个输出是一个逻辑与

TXRDY ＃ A-D的状态。看

表5 。

如果这个输出是不使用的，离开

其悬空。

接收器就绪（低电平有效）。这个输出是一个逻辑与状态

的RXRDY ＃ A-D 。看

表5 。

如果这个输出是不使用的，离开它

悬空。

RXRDY ＃

-

38

44

O

？ @ ？ >5&0 HH6 ？ WOXDIHG ？ FLJRO RW

WHV VL @ ？ >5&0 QHKZ HGRP HWDWV HHUKW HKW RW WHV HUD GQD ？ FLJRO RW

WHV VL @ ？ >5&0 QHKZ HGRP HYLW FD HKW RW WHV HUD VWXSWXR WSXUUHWQ L HK7

？ @ ？ >5&0 IR JQLWWHV HUDZWIRV HKW KJXRUKW UHVX HKW \\ E GHQLIHG VL HWDWV

WXSWXR HK7

INTB

INTC

INTD

（北卡罗来纳州）

12

37

43

21

49

55

18

63

69

O

当六十八分之一十六＃引脚为逻辑1的英特尔总线接口，这些OUPUTS

成为渠道B， C和D的中断输出

@>5&0

HH6 ？ WOXDIHG ？ FLJRO DRW WHV VL @ ？ >5&0 QHKZ HGRP HWDWV HHUKW

HKW RW WHV VL 71美元， ?? FLJRO RW WHV VL @ ？ >5&0 QHKZ HGRP HYL W FD HKW

RW WHV VL 71美元，？ @ ？ >5&0 IR JQLWWHV HUDZWIRV HKW KJXRUKW GQD UHVX HKW

\\ E GHQLIHG VL HWDWV WXSWXR HK7

当六十八分之一十六＃引脚为逻辑1的英特尔总线接口，这种输出中

（ OD ）成为A通道中断输出。

当六十八分之一十六＃引脚为逻辑0摩托罗拉总线接口，这个输出

成为设备的中断输出（低电平有效，漏极开路）。一个外部

最终上拉电阻才能进行正确的操作。

当六十八分之一十六＃引脚为逻辑0摩托罗拉总线接口，这些输出

看跌期权的未使用的，并会留在逻辑0电平。离开这些输出

把悬空。

5