ST16C650A
具有32字节FIFO 2.90V至5.5V UART
44-
PLCC
P
IN
#
33
48-
TQFP
P
IN
#
30
xr
REV 。 5.0.1
N
AME
INT
T
YPE
O
D
ESCRIPTION
中断输出(高电平有效)
这个输出变为有效时的发射机,接收机,线和/或调制解调器
状态寄存器中有一个活跃的状态。见中断部分更多的细节。这
中断输出可以被设置为正常的高有效或高的开放源码(见
MCR位- 5)通过连接一个1K到10K欧姆的电阻,以提供线或能力
与此引脚与地之间。
地址选通输入端(低电平有效)
在Intel总线模式下, AS #的领先优势过渡锁存芯片选择
( CS0, CS1,CS2 # ),并且地址线A0, A1和A2。这个输入时,使用
地址线不能保持稳定的读出或写入操作的持续时间。在
与"I2 YYWW"和新的顶标日期代码的设备,地址总线为
即使不使用该输入锁存。这些器件具有一个“ 0 ns的”地址保持
时间。
请参阅“交流电气特性”
。如果不需要,这个输入可以是perma-
nently连接到GND 。
UART发送器就绪(低电平有效)
输出提供了TX FIFO / THR状态。看
表2
。如果它没有被使用,
悬空。
AS #
28
24
I
TXRDY #
27
23
O
RXRDY #
32
29
O
UART接收器就绪(低电平有效)
该输出提供了RX FIFO / RHR状态接收通道A.见
表2
。如果不使用时,将其悬空。
PC模式接口信号。 SEL引脚连接到GND ,选择PC模式。
A3
A4
A5
A6
A7
A8
A9
AEN #
25
12
14
15
16
21
1
28
20
6
9
10
11
17
37
24
I
PC模式下附加的地址线
在PC模式下,这些是从主机地址总线的额外的地址线。
他们投入到主板上的芯片选择解码功能为1-4 COM和LPT
端口。看
表1
了解详细信息。该引脚A4和A9具有内部100kΩ的上拉
电阻器。
I
地址使能输入(低电平有效)
当AEN #转换为逻辑0时,解码和验证COM端口1-4解决
每S1,S2和S3中输入。
选择1 3
这些都是标准PC的COM端口1-4和IRQ选择输入。看
表1
和
表3
了解详细信息。在S1管脚有一个内部100kΩ的上拉电阻。
S1
S2
S3
IRQA
IRQB
IRQC
23
10
35
33
32
27
21
5
31
30
29
23
I
O
中断请求A, B和C输出(高电平有效,三态)
这些都是与COM 1-4相关的中断输出端被连接到所述
主机数据总线。见中断部分的细节。一旦有中断请求A,B或C
作为IRQx到PC总线。 IRQx为通过设置MCR位3为逻辑1启用
并在所需的中断(S )中断使能寄存器( IER ) 。
行式打印机端口- 1解码逻辑输出(低电平有效)
该引脚用作PC的标准LPT - 1打印机端口地址译码逻辑输出
放,看
表1
。波特率发生器的输出时钟, BAUDOUT # ,在内部
连接在PC模式下的RCLK输入。
LPT1#
17
12
O
4