ST16C580
UART具有16字节FIFO的和
红外（ IrDA）的编码/解码器
2003年9月
概述
该ST16C580
1
是一种通用异步接收器和发送器（ UART ） ，其引脚与ST16C550兼容
UART 。 580是一个增强型UART具有16字节FIFO的，自动硬件/软件流控制和数据传输速率
高达1.5Mbps的。板载状态寄存器提供错误指示和运行状态的用户。调制解调器
接口控制被包括，并且可以任选地配置为与红外（ IrDA）编码器/解码器进行操作。该
系统的中断可能会进行调整，以满足用户的要求。一个环回内部能力允许板载
诊断。 580是40引脚PDIP ， 44引脚PLCC和48引脚TQFP封装。它是制作一个
先进的CMOS工艺来实现低漏功耗和高速的要求。
特点
引脚对引脚和功能兼容的产业
标准16550
2.97到5.5伏操作
1.5 Mbps的传输/接收操作（ 24MHz的）
16字节的发送FIFO
16字节的接收FIFO ，错误FL AGS
自动硬件/软件流控制
可编程XON / XOFF字符
独立的发送和接收控制
软件可选波特率发生器预
1X或4X的可扩展的时钟速率
四个可选的发送/接收FIFO中断触发
蒙古包水平
标准调制解调器接口或红外红外编码/
译码器接口
睡眠模式（ 200μA待机）
低工作电流（典型值1.2毫安。 ）
PLCC封装
-DSR
41
-CTS
40
39
38
37
36
35
VCC
北卡罗来纳州
-CD
42
-RI
43
D4
D3
D2
D1
D0
D5
D6
D7
RCLK
RX
北卡罗来纳州
TX
CS0
CS1
-CS2
-BAUDOUT
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
44
6
5
4
3
2
1
RESET
-OP1
-Dtr
-RTS
-OP2
北卡罗来纳州
INT
-RxRDY
A0
A1
A2
XR16C580CJ44
34
33
32
31
30
29
XTAL1
XTAL2
IOW
-IOW
GND
-IOR
-DDIS
订购信息
产品型号
包
工作温度
设备状态
ST16C580CP40
ST16C580CJ44
ST16C580CQ48
ST16C580IP40
ST16C580IJ44
ST16C580IQ48
40-Lead
44-Lead
48-Lead
40-Lead
44-Lead
48-Lead
PDIP
PLCC
TQFP
PDIP
PLCC
TQFP
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
停产。
停产。
活跃
停产。
停产。
活跃
看到ST16C580CQ48进行更换。
看到ST16C580CQ48进行更换。
看到ST16C580IQ48进行更换。
看到ST16C580IQ48进行更换。
*注1受美国专利＃ 5649122覆盖。
修订版1.20
Exar公司
公司，加藤路48720 ，弗里蒙特，CA 94538
(510) 668-7000
传真（ 510 ） 668-7017
-TxRDY
北卡罗来纳州
IOR
-AS
ST16C580
符号说明
符号
40
A0
A1
A2
IOR
28
27
26
22
针
44
31
30
29
25
48
28
27
26
20
信号
TYPE
I
I
I
I
引脚说明
地址0选择位 - 内部寄存器地址选择。
地址- 1选择位内部寄存器地址选择。
地址- 2选择位内部寄存器地址选择。
读选通。它的功能是一样的-IOR （见-IOR ）
除了它是高电平有效。无论是积极的-IOR或IOR是
为在读的580将数据传输到CPU所需
操作。
片选0 。逻辑1该引脚上提供芯片选择
0功能。
片选1 。逻辑1该引脚上提供芯片选择
1功能。
片选-2 。逻辑0该引脚上提供芯片选择
2功能。
写选通。逻辑1过渡创造一个写选通。其
功能是相同的-IOW （见-IOW ），但它作为一个
活性高的输入信号。无论-IOW或IOW需要
写操作过程中从CPU 580传输数据。
地址选通。在-AS变为逻辑0时锁存状态
的芯片选择和寄存器选择位， A0 -A2 。这
输入时使用的地址和芯片选择并不稳定
对于一个读或写操作的持续时间，也就是说，带微处理器
处理器，需要解复用地址和数据位。
如果没有要求， -AS输入可永久连接到一个
逻辑0 （这是边沿触发） 。
CS0
12
14
9
I
CS1
13
15
10
I
-CS2
14
16
11
I
IOW
19
21
17
I
-AS
25
28
24
I
D0-D7
1-8
2-9
43-47
2-4
I / O
数据总线（双向） - 这些引脚是8位，三
态数据总线用于传送信息或从
控制CPU 。 D0是最低显著位和第一
在发送数据位或者接收串行数据流。
信号和电源地。
GND
20
22
18
PWR
修订版1.20
4
ST16C580
符号说明
符号
40
-IOR
21
针
44
24
48
19
信号
TYPE
I
引脚说明
读选通（低电平选通） 。该引脚上传输的逻辑0
580数据总线的内容到CPU。
写选通（低电平有效频闪） - 该引脚上的逻辑0
将CPU数据总线的内容传送到被寻址的
内部寄存器。
中断请求。
接收就绪。逻辑0表示接收数据就绪
状态，即RHR已满或FIFO中有一个或多个RX
可卸字符。该引脚变为逻辑
0当FIFO / RHR为满或何时有更
无论是在FIFO或RHR可用的字符。
发送就绪。缓冲区准备就绪状态通过逻辑表示
0，即，至少有一个位置是空的，并可以在
FIFO或THR 。该引脚为逻辑1时，有没有
在FIFO或THR更多的空位置。
波特率发生器的输出。该引脚提供16倍
来自波特率发生器所选择的数据速率时钟。
在RCLK引脚必须连接到外部-BAUDOUT
当接收机工作在相同的数据速率。
驱动器禁用。该引脚为逻辑0时，外部
CPU从580读取数据，该信号可用于
禁用外部收发器或其他逻辑功能。
输出1 （用户自定义） - 请参阅位2的调制解调器控制
寄存器（ MCR位- 2 ） 。
输出2 （用户自定义） 。该引脚为用户提供了一个
通用输出。见位3调制解调器控制寄存器
（ MCR位- 3 ） 。
接收时钟输入。该引脚用作外部时钟16X
输入到接收机部分。外部连接 -
BAUDOUT针是必需的，以便利用内部的波特
率发生器。
-IOW
18
20
16
I
INT
-RxRDY
30
29
33
32
30
29
O
O
-TxRDY
24
27
23
O
-BAUDOUT
15
17
12
O
-DDIS
23
26
22
O
-OP1
34
38
34
O
-OP2
31
35
31
O
RCLK
9
10
5
I
修订版1.20
5
ST16C580
UART具有16字节FIFO的和
红外（ IrDA）的编码/解码器
2003年9月
概述
该ST16C580
1
是一种通用异步接收器和发送器（ UART ） ，其引脚与ST16C550兼容
UART 。 580是一个增强型UART具有16字节FIFO的，自动硬件/软件流控制和数据传输速率
高达1.5Mbps的。板载状态寄存器提供错误指示和运行状态的用户。调制解调器
接口控制被包括，并且可以任选地配置为与红外（ IrDA）编码器/解码器进行操作。该
系统的中断可能会进行调整，以满足用户的要求。一个环回内部能力允许板载
诊断。 580是40引脚PDIP ， 44引脚PLCC和48引脚TQFP封装。它是制作一个
先进的CMOS工艺来实现低漏功耗和高速的要求。
特点
引脚对引脚和功能兼容的产业
标准16550
2.97到5.5伏操作
1.5 Mbps的传输/接收操作（ 24MHz的）
16字节的发送FIFO
16字节的接收FIFO ，错误FL AGS
自动硬件/软件流控制
可编程XON / XOFF字符
独立的发送和接收控制
软件可选波特率发生器预
1X或4X的可扩展的时钟速率
四个可选的发送/接收FIFO中断触发
蒙古包水平
标准调制解调器接口或红外红外编码/
译码器接口
睡眠模式（ 200μA待机）
低工作电流（典型值1.2毫安。 ）
PLCC封装
-DSR
41
-CTS
40
39
38
37
36
35
VCC
北卡罗来纳州
-CD
42
-RI
43
D4
D3
D2
D1
D0
D5
D6
D7
RCLK
RX
北卡罗来纳州
TX
CS0
CS1
-CS2
-BAUDOUT
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
44
6
5
4
3
2
1
RESET
-OP1
-Dtr
-RTS
-OP2
北卡罗来纳州
INT
-RxRDY
A0
A1
A2
XR16C580CJ44
34
33
32
31
30
29
XTAL1
XTAL2
IOW
-IOW
GND
-IOR
-DDIS
订购信息
产品型号
包
工作温度
设备状态
ST16C580CP40
ST16C580CJ44
ST16C580CQ48
ST16C580IP40
ST16C580IJ44
ST16C580IQ48
40-Lead
44-Lead
48-Lead
40-Lead
44-Lead
48-Lead
PDIP
PLCC
TQFP
PDIP
PLCC
TQFP
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
停产。
停产。
活跃
停产。
停产。
活跃
看到ST16C580CQ48进行更换。
看到ST16C580CQ48进行更换。
看到ST16C580IQ48进行更换。
看到ST16C580IQ48进行更换。
*注1受美国专利＃ 5649122覆盖。
修订版1.20
Exar公司
公司，加藤路48720 ，弗里蒙特，CA 94538
(510) 668-7000
传真（ 510 ） 668-7017
-TxRDY
北卡罗来纳州
IOR
-AS
ST16C580
符号说明
符号
40
A0
A1
A2
IOR
28
27
26
22
针
44
31
30
29
25
48
28
27
26
20
信号
TYPE
I
I
I
I
引脚说明
地址0选择位 - 内部寄存器地址选择。
地址- 1选择位内部寄存器地址选择。
地址- 2选择位内部寄存器地址选择。
读选通。它的功能是一样的-IOR （见-IOR ）
除了它是高电平有效。无论是积极的-IOR或IOR是
为在读的580将数据传输到CPU所需
操作。
片选0 。逻辑1该引脚上提供芯片选择
0功能。
片选1 。逻辑1该引脚上提供芯片选择
1功能。
片选-2 。逻辑0该引脚上提供芯片选择
2功能。
写选通。逻辑1过渡创造一个写选通。其
功能是相同的-IOW （见-IOW ），但它作为一个
活性高的输入信号。无论-IOW或IOW需要
写操作过程中从CPU 580传输数据。
地址选通。在-AS变为逻辑0时锁存状态
的芯片选择和寄存器选择位， A0 -A2 。这
输入时使用的地址和芯片选择并不稳定
对于一个读或写操作的持续时间，也就是说，带微处理器
处理器，需要解复用地址和数据位。
如果没有要求， -AS输入可永久连接到一个
逻辑0 （这是边沿触发） 。
CS0
12
14
9
I
CS1
13
15
10
I
-CS2
14
16
11
I
IOW
19
21
17
I
-AS
25
28
24
I
D0-D7
1-8
2-9
43-47
2-4
I / O
数据总线（双向） - 这些引脚是8位，三
态数据总线用于传送信息或从
控制CPU 。 D0是最低显著位和第一
在发送数据位或者接收串行数据流。
信号和电源地。
GND
20
22
18
PWR
修订版1.20
4
ST16C580
符号说明
符号
40
-IOR
21
针
44
24
48
19
信号
TYPE
I
引脚说明
读选通（低电平选通） 。该引脚上传输的逻辑0
580数据总线的内容到CPU。
写选通（低电平有效频闪） - 该引脚上的逻辑0
将CPU数据总线的内容传送到被寻址的
内部寄存器。
中断请求。
接收就绪。逻辑0表示接收数据就绪
状态，即RHR已满或FIFO中有一个或多个RX
可卸字符。该引脚变为逻辑
0当FIFO / RHR为满或何时有更
无论是在FIFO或RHR可用的字符。
发送就绪。缓冲区准备就绪状态通过逻辑表示
0，即，至少有一个位置是空的，并可以在
FIFO或THR 。该引脚为逻辑1时，有没有
在FIFO或THR更多的空位置。
波特率发生器的输出。该引脚提供16倍
来自波特率发生器所选择的数据速率时钟。
在RCLK引脚必须连接到外部-BAUDOUT
当接收机工作在相同的数据速率。
驱动器禁用。该引脚为逻辑0时，外部
CPU从580读取数据，该信号可用于
禁用外部收发器或其他逻辑功能。
输出1 （用户自定义） - 请参阅位2的调制解调器控制
寄存器（ MCR位- 2 ） 。
输出2 （用户自定义） 。该引脚为用户提供了一个
通用输出。见位3调制解调器控制寄存器
（ MCR位- 3 ） 。
接收时钟输入。该引脚用作外部时钟16X
输入到接收机部分。外部连接 -
BAUDOUT针是必需的，以便利用内部的波特
率发生器。
-IOW
18
20
16
I
INT
-RxRDY
30
29
33
32
30
29
O
O
-TxRDY
24
27
23
O
-BAUDOUT
15
17
12
O
-DDIS
23
26
22
O
-OP1
34
38
34
O
-OP2
31
35
31
O
RCLK
9
10
5
I
修订版1.20
5
ST16C580
UART具有16字节FIFO的和
红外（ IrDA）的编码/解码器
2005年8月
概述
该ST16C580
1
是一种通用异步接收器和发送器（ UART ） ，其引脚与ST16C550兼容
UART 。 580是一个增强型UART具有16字节FIFO的，自动硬件/软件流控制和数据传输速率
高达1.5Mbps的。板载状态寄存器提供错误指示和运行状态的用户。调制解调器
接口控制被包括，并且可以任选地配置为与红外（ IrDA）编码器/解码器进行操作。该
系统的中断可能会进行调整，以满足用户的要求。一个环回内部能力允许板载
诊断。 580是在48引脚TQFP封装。它被制造在先进的CMOS工艺来实现
低漏电功耗和高速的要求。
48引脚TQFP封装
-DSR
-CTS
38
VCC
北卡罗来纳州
特点
引脚对引脚和功能兼容的产业
标准16550
2.97到5.5伏操作
1.5 Mbps的传输/接收操作（ 24MHz的）
16字节的发送FIFO
16字节的接收FIFO ，错误FL AGS
自动硬件/软件流控制
可编程XON / XOFF字符
独立的发送和接收控制
软件可选波特率发生器预
1X或4X的可扩展的时钟速率
四个可选的发送/接收FIFO中断触发
蒙古包水平
标准调制解调器接口或红外红外编码/
译码器接口
睡眠模式（ 200μA待机）
低工作电流（典型值1.2毫安。 ）
北卡罗来纳州
D5
D6
D7
RCLK
北卡罗来纳州
RX
TX
CS0
CS1
-CS2
-BAUDOUT
1
2
3
4
5
6
7
8
9
10
11
12
48
47
46
45
44
43
42
41
40
39
37
北卡罗来纳州
-CD
-RI
D4
D3
D2
D1
D0
36
35
34
33
32
北卡罗来纳州
RESET
-OP1
-Dtr
-RTS
-OP2
INT
-RxRDY
A0
A1
A2
北卡罗来纳州
XR16C580CQ48
31
30
29
28
27
26
25
13
14
15
16
17
18
19
20
21
22
23
-TxRDY
北卡罗来纳州
GND
北卡罗来纳州
XTAL1
订购信息
产品型号
包
工作温度
设备状态
ST16C580CQ48
ST16C580IQ48
48引脚TQFP
48引脚TQFP
0 ° C至+ 70°C
-40 ° C至+ 85°C
活跃
活跃
*注1受美国专利＃ 5649122覆盖。
修订版1.22
Exar公司
公司，加藤路48720 ，弗里蒙特，CA 94538
(510) 668-7000
传真（ 510 ） 668-7017
XTAL2
-DDIS
-IOW
IOW
-IOR
IOR
-AS
24
ST16C580
符号说明
符号
A0
A1
A2
IOR
针
48
28
27
26
20
信号
TYPE
I
I
I
I
引脚说明
地址0选择位 - 内部寄存器地址选择。
地址- 1选择位内部寄存器地址选择。
地址- 2选择位内部寄存器地址选择。
读选通。它的功能是一样的-IOR （见-IOR ）
除了它是高电平有效。无论是积极的-IOR或IOR是
为在读的580将数据传输到CPU所需
操作。
片选0 。逻辑1该引脚上提供芯片选择
0功能。
片选1 。逻辑1该引脚上提供芯片选择
1功能。
片选-2 。逻辑0该引脚上提供芯片选择
2功能。
写选通。逻辑1过渡创造一个写选通。其
功能是相同的-IOW （见-IOW ），但它作为一个
活性高的输入信号。无论-IOW或IOW需要
写操作过程中从CPU 580传输数据。
地址选通。在-AS逻辑1过渡锁存状态
的芯片选择和寄存器选择位， A0 -A2 。这
输入时使用的地址和芯片选择并不稳定为
的读或写操作的持续时间，也就是说，一个微处理器
需要解复用地址和数据位。否则
需要时， -AS输入可永久连接到逻辑0
（这是边沿触发） 。
CS0
9
I
CS1
10
I
-CS2
11
I
IOW
17
I
-AS
24
I
D0-D7
43-47
2-4
I / O
数据总线（双向） - 这些引脚是8位，三
态数据总线用于传送信息或从
控制CPU 。 D0是最低显著位和第一
在发送数据位或者接收串行数据流。
信号和电源地。
GND
18
PWR
修订版1.22
3
ST16C580
符号说明
符号
-IOR
针
48
19
信号
TYPE
I
引脚说明
读选通（低电平选通） 。该引脚上传输的逻辑0
580数据总线的内容到CPU。
写选通（低电平有效频闪） - 该引脚上传输的逻辑0
CPU数据总线向被寻址的内部内容
注册。
中断请求。
接收就绪。逻辑0表示接收数据就绪状态，
即RHR已满或FIFO中有一个或多个RX字符
可用于卸载。该引脚为逻辑0时
FIFO / RHR已满或当有更多可用字符
在任一所述的FIFO或RHR 。
发送就绪。缓冲区准备就绪状态通过逻辑表示
0，即，至少有一个位置是空的，并可以在
FIFO或THR 。该引脚为逻辑1时，有没有
在FIFO或THR更多的空位置。
波特率发生器的输出。该引脚提供16X时钟
从波特率发生器所选择的数据速率。该
RCLK引脚必须连接到外部时-BAUDOUT
接收机工作在相同的数据速率。
驱动器禁用。该引脚为逻辑0时，外部
CPU从580读取数据，该信号可用于
禁用外部收发器或其他逻辑功能。
输出1 （用户自定义） - 请参阅位2的调制解调器控制寄存器
（ MCR位- 2 ） 。
输出2 （用户自定义） 。该引脚为用户提供了一个通用
通用输出。见位3调制解调器控制寄存器（ MCR比特
3).
接收时钟输入。该引脚用作外部时钟16X
输入到接收机部分。外部连接 -
BAUDOUT针是必需的，以便利用内部的波特
率发生器。
-IOW
16
I
INT
-RxRDY
30
29
O
O
-TxRDY
23
O
-BAUDOUT
12
O
-DDIS
22
O
-OP1
34
O
-OP2
31
O
RCLK
5
I
修订版1.22
4
ST16C580
符号说明
符号
RESET
针
48
35
信号
TYPE
I
引脚说明
复位。 （高电平有效） - 为逻辑1时这个引脚复位内部
寄存器和所有输出。 UART发送器输出
和接收器输入在复位期间被禁用。 （见
ST16C580外部复位条件DE-初始化
尾巴。 ）
电源输入。
晶振或外部时钟输入 - 功能作为一个晶振输入
或作为外部时钟输入。晶体可连接
这个引脚和XTAL2之间构成一个内部振荡器
电路。外部的1M电阻器之间需要
XTAL1和XTAL2引脚（见图9） 。可替换地，一个
外部时钟可以连接到该引脚提供
自定义数据速率（编程波特率发生器
部分） 。
晶振或缓冲时钟输出 - （另见
XTAL1 ） 。晶体振荡器输出或缓冲时钟输出。
载波检测（低电平有效） - 该引脚上的逻辑0表示
载体已被调制解调器检测到。
清除发送（低电平有效） - 上-CTS引脚的逻辑0表示
调制解调器或数据集已准备好接受来自发射数据
在580状态通过读取MSR位4进行测试。该引脚
仅影响发送时自动接收操作
CTS功能通过增强型特性寄存器启用
（ EFR ）的位7 ，为硬件流控制操作。
数据设置就绪（低电平有效） - 该引脚上的逻辑0表示
调制解调器或数据集上电和准备数据
交流与UART 。该引脚对无影响
UART的发送或接收操作。
数据终端就绪（低电平有效） - 该引脚上的逻辑0
表明580处于开机状态并准备就绪。该引脚可
通过调制解调器控制寄存器来控制。写逻辑
1到MCR位0将设置-Dtr输出为逻辑0 ，使
调制解调器。该引脚为逻辑1写入0后
到MCR位0或复位后。该引脚对无影响
UART的发送或接收操作。
VCC
XTAL1
42
14
PWR
I
XTAL2
15
O
-CD
40
I
-CTS
38
I
-DSR
39
I
-Dtr
33
O
修订版1.22
5
QQ：2880707522 复制
