xr
2004年10月
ST16C2550
具有16字节FIFO 2.97V至5.5V DUART
REV 。 4.4.0
概述
该ST16C2550 （ C2550 ）是一种通用的双
异步接收机和发射机（UART） 。该
ST16C2550是PC16550的改进版本
UART，具有更高的运行速度和更快的访问
次。在C2550提供了增强型UART
与16字节FIFO的，调制解调器控制功能
接口和数据传输速率高达4 Mbps 。板载
状态寄存器为用户提供错误指示
和运行状态。系统中断和调制解调器
控制功能可以通过外部软件进行定制
以满足特定用户的需求。独立
率发生器提供可编程的波特率
选择发送和接收时钟速率从50个基点至
4 Mbps的。波特率发生器可配置
对于任何一个晶振或外部时钟输入。内部
环回功能实现车载诊断。该
C2550是采用44引脚PLCC和48引脚可用
TQFP封装。在C2550是制作一个
先进的CMOS工艺能够从经营
2.97伏至5.5伏的电源。
应用
特点
附加功能与上面标注的日期代码的设备
： "A2 YYWW"和新的
■
5伏容限输入
引脚对引脚兼容， Exar的ST16C2450 ，
XR16L2550和XR16L2750
引脚对引脚兼容TI公司的TL16C752B在48-
TQFP封装
脚都XR16C2850 48引脚TQFP封装，但
没有CLK8 / 16 ， CLKSEL和HDCNTL输入
2个独立的UART通道
■
■
■
■
■
■
■
便携式电器
电信网络路由器
以太网路由器
移动数据设备
工厂自动化和过程控制
F
IGURE
1. ST16C2550 B
LOCK
D
IAGRAM
高达4 Mbps 64 MHz的外部时钟
高达1.5 Mbps的数据传输速率为24 MHz的晶振
频率
16字节发送FIFO ，以减少带宽
外部CPU的要求
16字节的接收FIFO ，错误标签，以减少
外部CPU的带宽需求
4种可选的接收FIFO中断触发
水平
调制解调器控制信号（ CTS ＃ ， ＃ RTS ， DSR ＃ ，
DTR ＃ ， RI ＃ ， ＃ CD ）
可编程的字符长度（5 ，6，7 ，8）
有偶，奇或无奇偶校验
晶体振荡器或外部时钟输入
48引脚TQFP和44 - PLCC封装
A2:A0
D7:D0
IOR ＃
IOW ＃
CSA ＃
CSB ＃
INTA
INTB
TXRDYA ＃
TXRDYB ＃
RXRDYA ＃
RDRXYB ＃
RESET
8位数据
公共汽车
接口
UART通道A
UART
REGS
BRG
16字节TX FIFO
TX & RX
16字节RX FIFO
2.97V至5.5V
GND
TXA ， RXA ， DTRA ＃ ，
DSRA ＃ ， RTSA ＃ ，
DTSA ＃ ， CDA ＃ ， RIA ＃ ，
OP2A#
UART通道B
（同通道A ）
TXB ， RXB ， DTRB ＃ ，
DSRB ＃ ， RTSB ＃ ，
CTSB ＃ ，国开行＃ ， ＃ RIB ，
OP2B#
XTAL1
XTAL2
晶体振荡器/缓冲器
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
ST16C2550
具有16字节FIFO 2.97V至5.5V DUART
F
IGURE
2. P
IN
O
UT
A
SSIGNMENT
TXRDYA ＃
xr
REV 。 4.4.0
DSRA ＃
VCC
RIA ＃
CTSA ＃
38
CDA ＃
48
45
43
42
41
40
47
46
44
39
37
NC
D4
D3
D2
D1
D0
D5
D6
D7
RXB
RXA
TXRDYB ＃
TXA
TXB
OP2B#
1
2
3
4
5
6
7
8
9
36
35
34
33
RESET
DTRB ＃
DTRA ＃
RTSA ＃
OP2A#
RXRDYA ＃
INTA
INTB
A0
A1
A2
NC
ST16C2550
48引脚TQFP
32
31
30
29
28
27
26
25
D0
D1
D2
D3
D4
D5
D6
D7
RXB
RXA
1
2
3
4
5
6
7
40
39
38
37
36
35
34
VCC
RIA ＃
CDA ＃
DSRA ＃
CTSA ＃
RESET
DTRB ＃
DTRA ＃
RTSA ＃
OP2A#
INTA
INTB
A0
A1
A2
CTSB ＃
RTSB ＃
RIB ＃
DSRB ＃
IOR ＃
CSA ＃ 10
CSB ＃ 11
NC 12
15
18
19
20
22
13
16
17
21
23
CTSB ＃
14
24
NC
GND
DSRB ＃
RXRDYB ＃
RTSB ＃
国开行＃
XTAL2
IOW ＃
XTAL1
IOR ＃
RIB ＃
9
10
11
12
13
14
15
16
17
18
19
20
ST16C2550CP40
8
33
32
31
30
29
28
27
26
25
24
23
22
21
TXRDYA ＃
DSRA ＃
CTSA ＃
TXA
TXB
OP2B#
39
38
37
36
RESET
DTRB ＃
DTRA ＃
RTSA ＃
44
43
42
CDA ＃
RIA ＃
VCC
D4
D3
D2
D1
D0
41
40
6
5
4
3
2
1
D5
D6
D7
RXB
RXA
7
8
9
10
11
CSA ＃
CSB ＃
XTAL1
XTAL2
IOW ＃
国开行＃
GND
TXRDYB ＃ 12
TXA
TXB
13
14
ST16C2550
44引脚PLCC
35 OP2A ＃
34
33
32
31
RXRDYA ＃
INTA
INTB
A0
OP2B ＃ 15
CSA ＃ 16
CSB ＃ 17
XTAL1 18
XTAL2 19
IOW ＃ 20
国开行＃ 21
GND 22
RXRDYB ＃ 23
IOR ＃ 24
DSRB ＃ 25
RIB ＃ 26
RTSB ＃ 27
CTSB ＃ 28
30 A1
29
A2
2
xr
REV 。 4.4.0
ST16C2550
具有16字节FIFO 2.97V至5.5V DUART
订购信息
O
操作摄像机
P
艺术
N
棕土
ST16C2550CP40
ST16C2550CJ44
P
ACKAGE
40引脚PDIP
44引脚PLCC
T
emperature
R
ANGE
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
D
EVICE
S
TATUS
活跃的。看到ST16C2550CQ48用于新设计。
活跃
活跃
活跃的。看到ST16C2550IQ48用于新设计。
活跃
活跃
ST16C2550CQ48 48引脚TQFP
ST16C2550IP40
ST16C2550IJ44
ST16C2550IQ48
40引脚PDIP
44引脚PLCC
48引脚TQFP
3
ST16C2550
具有16字节FIFO 2.97V至5.5V DUART
xr
REV 。 4.4.0
引脚说明
引脚说明
N
AME
40-PDIP
P
IN
#
44-PLCC
P
IN
#
48-TQFP
P
IN
#
T
YPE
D
ESCRIPTION
数据总线接口
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
IOR ＃
26
27
28
8
7
6
5
4
3
2
1
21
29
30
31
9
8
7
6
5
4
3
2
24
26
27
28
3
2
1
48
47
46
45
44
19
I
地址数据线[2：0 ] 。这3个地址线选择一个
期间一个在UART通道A / B的内部寄存器
数据总线事务。
数据总线[ 7 ： 0 ] （双向） 。
IO
I
输入/输出读选通（低电平有效） 。下降沿
指使内部读周期，并检索数据
从内部寄存器指向的字节的地址
行[A2 ： A0 ] 。的数据字节被放置在数据总线上向
允许主机处理器来读取它的上升沿。
输入/输出写选通（低电平有效） 。下降沿
指使内部写周期和上升沿
在数据总线上的数据字节传送到一个内部的寄存器
存器指向的地址线。
UART通道A选择（低电平有效） ，使UART
通道A中的设备进行数据总线操作。
UART通道B选择（低电平有效） ，使UART
在设备中的数据总线操作B通道。
UART通道A中断输出。输出状态
由用户通过软件设置定义
MCR [ 3 ] 。 INTA被设置为主动模式和OP2A ＃输出
放为逻辑0时， MCR [ 3 ]被设置为逻辑1的INTA是
设为三态模式和OP2A ＃为逻辑1时，
MCR [ 3 ]被设置为逻辑0 （默认值） 。见MCR [ 3 ] 。
UART通道B中断输出。输出状态
由用户通过软件设置定义
MCR [ 3 ] 。 INTB设置为主动模式和OP2B ＃输出
放为逻辑0时， MCR [ 3 ]被设置为逻辑1。 INTB是
设为三态模式和OP2B ＃为逻辑1时，
MCR [ 3 ]被设置为逻辑0 （默认值） 。见MCR [ 3 ] 。
UART通道A发送器就绪（低电平有效） 。在输出
放提供了TX FIFO / THR状态发送通道
一。看
表2中。
如果不使用时，将其悬空。
UART通道A接收器就绪（低电平有效） 。这个输出
放提供了接收通道的RX FIFO / RHR状态
一。看
表2中。
如果不使用时，将其悬空。
IOW ＃
18
20
15
I
CSA ＃
CSB ＃
INTA
14
15
30
16
17
33
10
11
30
I
I
O
INTB
29
32
29
O
TXRDYA ＃
-
1
43
O
RXRDYA ＃
-
34
31
O
4
xr
REV 。 4.4.0
ST16C2550
具有16字节FIFO 2.97V至5.5V DUART
引脚说明
N
AME
TXRDYB ＃
40-PDIP
P
IN
#
-
44-PLCC
P
IN
#
12
48-TQFP
P
IN
#
6
T
YPE
O
D
ESCRIPTION
UART通道B发射准备就绪（低电平有效） 。在输出
放提供了TX FIFO / THR状态发送通道
B.见
表2中。
如果不使用时，将其悬空。
UART通道B接收器就绪（低电平有效） 。这个输出
放提供了接收通道的RX FIFO / RHR状态
B.见
表2中。
如果不使用时，将其悬空。
RXRDYB ＃
-
23
18
O
调制解调器或串行I / O接口
TXA
RXA
11
10
13
11
7
5
O
I
UART通道发送数据。如果不使用，离开它
悬空。
UART通道接收数据。正常接收数据
输入必须在闲置逻辑1状态。如果它没有被使用，配合它来
VCC或通过拉一个100K欧姆的电阻也高。
UART通道的请求到发送（低电平有效）或一般
通用输出。如果不使用时，将其悬空。
UART通道一个明确的发送（低电平有效）或一般
通用输入。这个输入端应连接到VCC
当不使用。该输入具有在UART没有影响。
UART通道的一个数据终端就绪（低电平有效）或
通用输出。如果不使用，离开它不整合
连接的。
UART通道A的数据集就绪（低电平有效）或一般
通用输入。这个输入端应连接到VCC
当不使用。该输入具有在UART没有影响。
UART通道A的载波检测（低电平有效）或一般
通用输入。这个输入端应连接到VCC
当不使用。该输入具有在UART没有影响。
UART通道的环形指示灯（低电平有效）或一般
通用输入。这个输入端应连接到VCC
当不使用。该输入具有在UART没有影响。
输出端口2通道A - 输出状态被定义
用户通过MCR的软件设置， [3]。
INTA被设置为主动模式和OP2A ＃输出到一个
逻辑0时的MCR [3 ]被设置为逻辑1的INTA被设置为
三态模式和OP2A ＃为逻辑1时， MCR [ 3]
设置为逻辑0。见MCR [ 3 ] 。此输出不应该
作为一般的输出否则它将扰乱INTA输出
放功能。如果没有用了，让它不整合
连接的。
UART通道B发送数据。如果不使用，离开它
悬空。
UART通道B接收数据。正常接收数据
输入必须在闲置逻辑1状态。如果它没有被使用，配合它来
VCC或通过拉一个100K欧姆的电阻也高。
UART通道乙请求到发送（低电平有效）或一般
通用输出。如果不使用时，将其悬空。
RTSA ＃
CTSA ＃
32
36
36
40
33
38
O
I
DTRA ＃
33
37
34
O
DSRA ＃
37
41
39
I
CDA ＃
38
42
40
I
RIA ＃
39
43
41
I
OP2A#
31
35
32
O
TXB
RXB
12
9
14
10
8
4
O
I
RTSB ＃
24
27
22
O
5
双UART，具有16字节的发送
和接收FIFO 2→S
ST16C2550
描述
该ST16C2550 （ 2550 ）是一款双通用异步接收器和发送器（ UART ） 。该ST16C2550是
该NS16C550 UART的改进版本具有更高的工作速度和低存取时间。 2550
提供增强型UART功能16字节FIFO ？的，调制解调器控制接口，以及高达1.5Mbps的数据传输速率。
板载状态寄存器提供错误指示和运行状态的用户。系统中断和
调制解调器控制功能，可通过外部软件进行定制，以满足特定用户的需求。内部LOOP-
回能力允许板载诊断。率发生器提供独立的可编程波特率
选择发送和接收时钟速率从50个基点至1.5 Mbps的。波特率发生器可用于配置
无论是晶振或外部时钟输入。 2550可在一个40引脚塑料DIP， 44引脚PLCC和48引脚TQFP
包。 40引脚封装不提供TXRDY和RXRDY引脚（ DMA信号监测） 。否则，
三种封装版本是相同的。 2550是16C2450的功能兼容。 2550是
制造的先进的CMOS工艺来实现低漏功率和高速的要求。
特点
引脚和功能兼容ST16C2450 /
软件兼容INS8250 ， NS16C550兼容
1.5Mbps的传输/接收操作（ 24MHz的
最大值）
16字节发送FIFO ，以减少带宽
外部CPU的要求。
16字节的接收FIFO ，错误标志，以减少
外部CPU的带宽要求。
独立的发送和接收UART控制
四个可选的接收FIFO中断触发
水平
调制解调器控制信号（ -CTS ， -RTS ， -DSR ， -Dtr ，
-RI ， -CD和软件控制换行）
可编程的字符长度（5 ，6，7 ，8）与
偶数，奇数或无奇偶校验
状态寄存器报告
晶振或外部时钟输入
460.8 Kbps的传输/接收与7.3728操作
MHz晶振或外部时钟源
TTL兼容的输入，输出
PLCC封装
-TXRDYA
-DSRA
41
44
43
42
D5
D6
D7
RXB
RXA
-TXRDYB
TXA
TXB
-OPB
-CSA
-CSB
7
8
9
10
11
12
13
14
15
16
17
XTAL1 18
XTAL2 19
-IOW 20
-cdb 21
GND 22
-RXRDYB 23
-IOR 24
-DSRB 25
-RIB 26
-RTSB 27
-CTSB 28
40
6
5
4
3
2
1
-CTSA
-CDA
VCC
-RIA
D4
D3
D2
D1
D0
39
38
37
36
35
RESET
-DTRB
-DTRA
-RTSA
-Opa
-RXRDYA
INTA
INTB
A0
A1
A2
ST16C2550CJ44
34
33
32
31
30
29
订购信息
产品型号
ST16C2550CP40 40
ST16C2550CJ44 44
ST16C2550CQ48 48
引脚封装
PDIP
PLCC
TQFP
工作温度
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
产品型号
ST16C2550IP40
ST16C2550IJ44
ST16C2550IQ48
40
44
48
引脚封装
PDIP
PLCC
TQFP
工作温度
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
修订版3.20
Exar公司
公司，加藤路48720 ，弗里蒙特，CA 94538
(510) 668-7000
传真（ 510 ） 668-7017
ST16C2550
图1 ，包装说明， 40针， 48针ST16C2550
48引脚TQFP封装
-TXRDYA
-DSRA
-CTSA
40引脚DIP封装
-CDA
VCC
-RIA
48
47
46
45
44
43
42
41
40
39
38
37
北卡罗来纳州
D4
D3
D2
D1
D0
D0
36
35
34
33
32
RESET
-DTRB
-DTRA
-RTSA
-Opa
-RXRDYA
INTA
INTB
A0
A1
A2
北卡罗来纳州
1
2
3
4
5
6
7
40
39
38
37
36
35
34
VCC
-RIA
-CDA
-DSRA
-CTSA
RESET
-DTRB
-DTRA
-RTSA
-Opa
INTA
INTB
A0
A1
A2
-CTSB
-RTSB
-RIB
-DSRB
-IOR
D5
D6
D7
RXB
RXA
-TXRDYB
TXA
TXB
-OPB
-CSA
-CSB
北卡罗来纳州
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
D1
D2
D3
D4
D5
D6
D7
RXB
RXA
TXA
TXB
-OPB
-CSA
-CSB
XTAL1
XTAL2
-IOW
-cdb
GND
ST16C2550CQ48
31
30
29
28
27
26
25
9
10
11
12
13
14
15
16
17
18
19
20
ST16C2550CP40
8
33
32
31
30
29
28
27
26
25
24
23
22
21
-RXRDYB
-DSRB
GND
-RTSB
-CTSB
-cdb
-IOW
-RIB
XTAL1
XTAL2
修订版3.20
2
-IOR
北卡罗来纳州
ST16C2550
符号说明
符号
A0
A1
A2
-CS -B
40
28
27
26
14,15
针
44
31
30
29
16,17
48
28
27
26
10,11
信号
TYPE
I
I
I
I
引脚说明
地址0选择位。 - 内部寄存器地址选择。
地址- 1选择位。 - 内部寄存器地址选择。
地址- 2选择位。 - 内部寄存器地址选择。
片选A， B（低电平有效） - 此功能相关联
与通道A到B.这些引脚使
用户CPU和2550的之间的数据传输
信道（ S）处理。每个UART （A ， B）是
通过提供一个逻辑0在相应-CS寻址A-
B引脚。
数据总线（双向） - 这些引脚是8位，三
态数据总线用于传送信息或从
控制CPU 。 D0是最低显著位和第一
在发送数据位或者接收串行数据流。
信号和电源地。
中断A，B （三态） - 此功能相关联
单个通道中断， INT A-B 。 INT A-B已启用
当MCR位-3被设定为逻辑1时，中断被使能在
中断使能寄存器（ IER ） ，而当一个中断
条件存在。中断条件包括：接收ER-
RORS ，可接收缓冲区的数据，发送缓冲区为空
或者，当检测到调制解调器的状态标志。
读选通。 （低电平有效频闪） - 在这方面的一个逻辑0
引脚负载的内部寄存器限定的内容
地址位A0 -A2到2550数据总线（ D0 - D7 ）的
访问由外部CPU 。
写选通。 （低电平有效频闪） - 在这方面的一个逻辑0
销将可传输数据总线（ D0-D7 ）的内容
外部CPU到内部寄存器，由下式定义
地址位A0 -A2 。
输出-2 （用户自定义） 。 - 该功能是与相关联的
D0-D7
1-8
2-9
44-48
1-3
I / O
GND
INT A-B
20
30,29
22
33,32
17
30,29
PWR
O
-IOR
21
24
19
I
-IOW
18
20
15
I
-OP2 A-B
修订版3.20
31,13
35,15
32,9
O
4
ST16C2550
符号说明
符号
40
针
44
48
信号
TYPE
引脚说明
各个通道，从A到B的状态，这些引脚（S ）
由用户通过软件设置被定义
MCR寄存器位3 。的INT A - B被设置为主动模式和
OP2为逻辑0时， MCR- 3被设定为逻辑1， INT AB是
设置为三态模式中，OP2为逻辑1时MCR-
3被设定为逻辑0。见位-3，调制解调器控制寄存器
（ MCR位- 3 ） 。
RESET
35
39
36
I
复位。 （高电平有效） - 该引脚上的逻辑1将复位
内部寄存器和所有输出。 UART发送器
输出和接收器输入复位时被禁用
时间。 （见ST16C2550外部复位条件ini-
tialization细节。 ）
接收就绪AB （低电平有效） - 这个功能是associ-
ated与44引脚PLCC ，仅48引脚TQFP封装。这
功能提供个人的RX FIFO / RHR状态
接收通道（A -B ） 。 RXRDY主要用于
监测DMA模式1传输的接收数据
FIFO ？的。逻辑0表示没有接收数据的读/
卸，即，接收准备就绪状态的一个或多个RX
在FIFO / RHR可用的字符。该引脚为逻辑1
当FIFO / RHR为空，或者当编程
触发电平还没有达到。此信号也可以是
用于单模式传输（ DMA模式0 ） 。
发送就绪AB （低电平有效） - 这个功能是associ-
ated与44引脚PLCC ，仅48引脚TQFP封装。
这些输出提供indi-的TX FIFO / THR状态
维杜阿尔传输信道（A -B ） 。 TXRDY主要是IN-
往往用于监测DMA模式1传输的传输
MIT数据FIFO ？的。一个单独的通道？的-TXRDY A-B缓冲区
就绪状态是由逻辑0，即，至少一个位置指示
是空的，可以在FIFO或THR 。该引脚为
一个逻辑1时，有在没有更多的空位置
FIFO或THR 。这个信号也可用于单模式
传输（DMA模式0 ） 。
电源输入。
-RXRDY A-B
-
34,23
31,18
O
-TXRDY A-B
-
1,12
43,6
O
VCC
40
44
42
PWR
修订版3.20
5
双UART，具有16字节的发送
和接收FIFO 2→S
ST16C2550
描述
该ST16C2550 （ 2550 ）是一款双通用异步接收器和发送器（ UART ） 。该ST16C2550是
该NS16C550 UART的改进版本具有更高的工作速度和低存取时间。 2550
提供增强型UART功能16字节FIFO ？的，调制解调器控制接口，以及高达1.5Mbps的数据传输速率。
板载状态寄存器提供错误指示和运行状态的用户。系统中断和
调制解调器控制功能，可通过外部软件进行定制，以满足特定用户的需求。内部LOOP-
回能力允许板载诊断。率发生器提供独立的可编程波特率
选择发送和接收时钟速率从50个基点至1.5 Mbps的。波特率发生器可用于配置
无论是晶振或外部时钟输入。 2550可在一个40引脚塑料DIP， 44引脚PLCC和48引脚TQFP
包。 40引脚封装不提供TXRDY和RXRDY引脚（ DMA信号监测） 。否则，
三种封装版本是相同的。 2550是16C2450的功能兼容。 2550是
制造的先进的CMOS工艺来实现低漏功率和高速的要求。
特点
引脚和功能兼容ST16C2450 /
软件兼容INS8250 ， NS16C550兼容
1.5Mbps的传输/接收操作（ 24MHz的
最大值）
16字节发送FIFO ，以减少带宽
外部CPU的要求。
16字节的接收FIFO ，错误标志，以减少
外部CPU的带宽要求。
独立的发送和接收UART控制
四个可选的接收FIFO中断触发
水平
调制解调器控制信号（ -CTS ， -RTS ， -DSR ， -Dtr ，
-RI ， -CD和软件控制换行）
可编程的字符长度（5 ，6，7 ，8）与
偶数，奇数或无奇偶校验
状态寄存器报告
晶振或外部时钟输入
460.8 Kbps的传输/接收与7.3728操作
MHz晶振或外部时钟源
TTL兼容的输入，输出
PLCC封装
-TXRDYA
-DSRA
41
44
43
42
D5
D6
D7
RXB
RXA
-TXRDYB
TXA
TXB
-OPB
-CSA
-CSB
7
8
9
10
11
12
13
14
15
16
17
XTAL1 18
XTAL2 19
-IOW 20
-cdb 21
GND 22
-RXRDYB 23
-IOR 24
-DSRB 25
-RIB 26
-RTSB 27
-CTSB 28
40
6
5
4
3
2
1
-CTSA
-CDA
VCC
-RIA
D4
D3
D2
D1
D0
39
38
37
36
35
RESET
-DTRB
-DTRA
-RTSA
-Opa
-RXRDYA
INTA
INTB
A0
A1
A2
ST16C2550CJ44
34
33
32
31
30
29
订购信息
产品型号
ST16C2550CP40 40
ST16C2550CJ44 44
ST16C2550CQ48 48
引脚封装
PDIP
PLCC
TQFP
工作温度
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
产品型号
ST16C2550IP40
ST16C2550IJ44
ST16C2550IQ48
40
44
48
引脚封装
PDIP
PLCC
TQFP
工作温度
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
修订版3.20
Exar公司
公司，加藤路48720 ，弗里蒙特，CA 94538
(510) 668-7000
传真（ 510 ） 668-7017
ST16C2550
图1 ，包装说明， 40针， 48针ST16C2550
48引脚TQFP封装
-TXRDYA
-DSRA
-CTSA
40引脚DIP封装
-CDA
VCC
-RIA
48
47
46
45
44
43
42
41
40
39
38
37
北卡罗来纳州
D4
D3
D2
D1
D0
D0
36
35
34
33
32
RESET
-DTRB
-DTRA
-RTSA
-Opa
-RXRDYA
INTA
INTB
A0
A1
A2
北卡罗来纳州
1
2
3
4
5
6
7
40
39
38
37
36
35
34
VCC
-RIA
-CDA
-DSRA
-CTSA
RESET
-DTRB
-DTRA
-RTSA
-Opa
INTA
INTB
A0
A1
A2
-CTSB
-RTSB
-RIB
-DSRB
-IOR
D5
D6
D7
RXB
RXA
-TXRDYB
TXA
TXB
-OPB
-CSA
-CSB
北卡罗来纳州
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
D1
D2
D3
D4
D5
D6
D7
RXB
RXA
TXA
TXB
-OPB
-CSA
-CSB
XTAL1
XTAL2
-IOW
-cdb
GND
ST16C2550CQ48
31
30
29
28
27
26
25
9
10
11
12
13
14
15
16
17
18
19
20
ST16C2550CP40
8
33
32
31
30
29
28
27
26
25
24
23
22
21
-RXRDYB
-DSRB
GND
-RTSB
-CTSB
-cdb
-IOW
-RIB
XTAL1
XTAL2
修订版3.20
2
-IOR
北卡罗来纳州
ST16C2550
符号说明
符号
A0
A1
A2
-CS -B
40
28
27
26
14,15
针
44
31
30
29
16,17
48
28
27
26
10,11
信号
TYPE
I
I
I
I
引脚说明
地址0选择位。 - 内部寄存器地址选择。
地址- 1选择位。 - 内部寄存器地址选择。
地址- 2选择位。 - 内部寄存器地址选择。
片选A， B（低电平有效） - 此功能相关联
与通道A到B.这些引脚使
用户CPU和2550的之间的数据传输
信道（ S）处理。每个UART （A ， B）是
通过提供一个逻辑0在相应-CS寻址A-
B引脚。
数据总线（双向） - 这些引脚是8位，三
态数据总线用于传送信息或从
控制CPU 。 D0是最低显著位和第一
在发送数据位或者接收串行数据流。
信号和电源地。
中断A，B （三态） - 此功能相关联
单个通道中断， INT A-B 。 INT A-B已启用
当MCR位-3被设定为逻辑1时，中断被使能在
中断使能寄存器（ IER ） ，而当一个中断
条件存在。中断条件包括：接收ER-
RORS ，可接收缓冲区的数据，发送缓冲区为空
或者，当检测到调制解调器的状态标志。
读选通。 （低电平有效频闪） - 在这方面的一个逻辑0
引脚负载的内部寄存器限定的内容
地址位A0 -A2到2550数据总线（ D0 - D7 ）的
访问由外部CPU 。
写选通。 （低电平有效频闪） - 在这方面的一个逻辑0
销将可传输数据总线（ D0-D7 ）的内容
外部CPU到内部寄存器，由下式定义
地址位A0 -A2 。
输出-2 （用户自定义） 。 - 该功能是与相关联的
D0-D7
1-8
2-9
44-48
1-3
I / O
GND
INT A-B
20
30,29
22
33,32
17
30,29
PWR
O
-IOR
21
24
19
I
-IOW
18
20
15
I
-OP2 A-B
修订版3.20
31,13
35,15
32,9
O
4
ST16C2550
符号说明
符号
40
针
44
48
信号
TYPE
引脚说明
各个通道，从A到B的状态，这些引脚（S ）
由用户通过软件设置被定义
MCR寄存器位3 。的INT A - B被设置为主动模式和
OP2为逻辑0时， MCR- 3被设定为逻辑1， INT AB是
设置为三态模式中，OP2为逻辑1时MCR-
3被设定为逻辑0。见位-3，调制解调器控制寄存器
（ MCR位- 3 ） 。
RESET
35
39
36
I
复位。 （高电平有效） - 该引脚上的逻辑1将复位
内部寄存器和所有输出。 UART发送器
输出和接收器输入复位时被禁用
时间。 （见ST16C2550外部复位条件ini-
tialization细节。 ）
接收就绪AB （低电平有效） - 这个功能是associ-
ated与44引脚PLCC ，仅48引脚TQFP封装。这
功能提供个人的RX FIFO / RHR状态
接收通道（A -B ） 。 RXRDY主要用于
监测DMA模式1传输的接收数据
FIFO ？的。逻辑0表示没有接收数据的读/
卸，即，接收准备就绪状态的一个或多个RX
在FIFO / RHR可用的字符。该引脚为逻辑1
当FIFO / RHR为空，或者当编程
触发电平还没有达到。此信号也可以是
用于单模式传输（ DMA模式0 ） 。
发送就绪AB （低电平有效） - 这个功能是associ-
ated与44引脚PLCC ，仅48引脚TQFP封装。
这些输出提供indi-的TX FIFO / THR状态
维杜阿尔传输信道（A -B ） 。 TXRDY主要是IN-
往往用于监测DMA模式1传输的传输
MIT数据FIFO ？的。一个单独的通道？的-TXRDY A-B缓冲区
就绪状态是由逻辑0，即，至少一个位置指示
是空的，可以在FIFO或THR 。该引脚为
一个逻辑1时，有在没有更多的空位置
FIFO或THR 。这个信号也可用于单模式
传输（DMA模式0 ） 。
电源输入。
-RXRDY A-B
-
34,23
31,18
O
-TXRDY A-B
-
1,12
43,6
O
VCC
40
44
42
PWR
修订版3.20
5
QQ：2881677436 复制
