á
2003年9月
ST16C2450
2.97V至5.5V DUART
REV 。 4.0.0
概述
该ST16C2450 （ 2450 ）是一款双通用异步
理性接收机和发射机（UART） 。该
ST16C2450是的一个改进版本
ST16C2450具有较低的工作电压及5伏的
宽容的投入。 2450提供了增强型UART
功能，调制解调器控制接口和数据速率
高达1.5 Mbps的。板载状态寄存器提供
用户错误指示和运行状态。在 -
依赖可编程的波特率发生器
提供选择的发送和接收时钟速率高达
以1.5 Mbps的。内部环回功能使
板载诊断。 2450可在44-
引脚PLCC和48引脚TQFP封装。 2450是
制造的先进的CMOS工艺能够
从2.97伏特操作，以5.5伏的电源。该
一个顶级的"A2 YYWW"或更新标记设备
有宽容的5伏的输入。
特点
添加的功能，在设备与顶级标记"A2
YYWW"和更新：
s
5伏容限输入
2.97到5.5伏操作
引脚对引脚兼容， Exar的ST16C2450 ，
ST16C2550,
XR16C2850
TQFP封装
XR16L2550,
XR16L2750
和
引脚对引脚兼容TI公司的TL16C752B在48-
2个独立的UART通道
s
高达1.5 Mbps的数据传输速率为24 MHz的晶振
振荡器或外部时钟频率
1字节的发送FIFO
1字节的接收FIFO ，错误标签
状态寄存器报告
调制解调器控制信号（ CTS ＃ ， ＃ RTS ， DSR ＃ ，
DTR ＃ ， RI ＃ ， ＃ CD ）
可编程的字符长度（5 ，6，7 ，8）
有偶，奇或无奇偶校验
s
s
s
s
应用
便携式电器
电信网络路由器
以太网路由器
移动数据设备
工厂自动化和过程控制
s
晶体振荡器或外部时钟输入
TTL兼容的输入，输出
工业温度范围
48引脚TQFP和44 - PLCC封装
F
IGURE
1. ST16C2450 B
LOCK
D
IAGRAM
A2:A0
D7:D0
IOR ＃
IOW ＃
CSA ＃
CSB ＃
INTA
INTB
UART通道A
UART
REGS
8位数据
公共汽车
接口
BRG
16字节TX FIFO
TX & RX
16字节RX FIFO
2.25至5.5伏的VCC
GND
TXA ， RXA ， DTRA ＃ ，
DSRA ＃ ， RTSA ＃ ，
DTSA ＃ ， CDA ＃ ， RIA ＃ ，
OP2A#
UART通道B
（同通道A ）
RESET
TXB ， RXB ， DTRB ＃ ，
DSRB ＃ ， RTSB ＃ ，
CTSB ＃ ，国开行＃ ， ＃ RIB ，
OP2B#
XTAL1
XTAL2
晶体振荡器/缓冲器
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
á
REV 。 4.0.0
ST16C2450
2.97V至5.5V DUART
订购信息
O
操作摄像机
P
艺术
N
棕土
ST16C2450CP40
ST16C2450CJ44
P
ACKAGE
40引脚PDIP
44引脚PLCC
T
emperature
R
ANGE
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
D
EVICE
S
TATUS
活跃的。看到ST16C2450CQ48用于新设计。
活跃
活跃
活跃的。看到ST16C2450IQ48用于新设计。
活跃
活跃
ST16C2450CQ48 48引脚TQFP
ST16C2450IP40
ST16C2450IJ44
ST16C2450IQ48
40引脚PDIP
44引脚PLCC
48引脚TQFP
引脚说明
引脚说明
N
AME
44-PLCC
P
IN
#
48-TQFP
P
IN
#
T
YPE
D
ESCRIPTION
数据总线接口
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
IOR ＃
29
30
31
9
8
7
6
5
4
3
2
24
26
27
28
3
2
1
48
47
46
45
44
19
I
地址数据线[2：0 ] 。这3个地址线选择接口之一
数据总线传输过程中UART通道A / B NAL寄存器。
数据总线[ 7 ： 0 ] （双向） 。
IO
I
输入/输出读选通（低电平有效） 。下降沿的鼓动
内部读周期和从内部寄存器中检索的数据的字节
所指向的地址线〔A2 ： A 0] 。的数据字节被放置在
数据总线，以允许主处理器读它的上升沿。
输入/输出写选通（低电平有效） 。下降沿的鼓动
内部写入周期和上升沿传送的数据字节
数据总线向指向的地址线的内部寄存器。
UART通道A选择（低电平有效） ，使UART通道A中
设备数据总线操作。
UART通道B选择（低电平有效） ，以便在UART通道B
设备数据总线操作。
UART通道A中断输出。该输出状态由定义
用户通过MCR的软件设置， [3]。 INTA被设置为
主动模式和OP2A ＃输出为逻辑0时， MCR [ 3 ]设定为一个
逻辑1的INTA被设置为三态模式和OP2A ＃为逻辑1
当MCR [ 3 ]被设置为逻辑0 （默认值） 。
IOW ＃
20
15
I
CSA ＃
CSB ＃
INTA
16
17
33
10
11
30
I
I
O
3
ST16C2450
2.97V至5.5V DUART
引脚说明
N
AME
INTB
44-PLCC
P
IN
#
32
48-TQFP
P
IN
#
29
T
YPE
O
D
ESCRIPTION
á
REV 。 4.0.0
UART通道B中断输出。该输出状态由定义
用户通过MCR的软件设置， [3]。 INTB被设置为
主动模式和OP2B ＃输出为逻辑0时， MCR [ 3 ]设定为一个
逻辑1 INTB设置为三态模式和OP2B ＃为逻辑1
当MCR [ 3 ]被设置为逻辑0 （默认值） 。
调制解调器或串行I / O接口
TXA
RXA
13
11
7
5
O
I
UART通道发送数据。如果不使用时，将其悬空。
UART通道接收数据。正常接收数据的输入必须在闲置
逻辑1状态。如果不使用，配合其VCC或拉通过其10万高
欧姆的电阻。
UART通道的请求到发送（低电平有效）或通用输出
放。如果不使用时，将其悬空。
UART通道一个明确的发送（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道的一个数据终端就绪（低电平有效）或通用
输出。如果不使用时，将其悬空。
UART通道A的数据集就绪（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道A的载波检测（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道的环形指示灯（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
输出端口2通道A - 输出状态是由用户定义，
通过MCR的软件设置， [3]。 INTA被设定为激活模式
和OP2A ＃输出为逻辑0时， MCR [ 3 ]被设置为逻辑1的INTA是
设为三态模式和OP2A ＃为逻辑1时， MCR [ 3 ]置
至逻辑0 ，该输出将不应该被用作为通用输出否则它
会扰乱INTA输出功能。如果没有用了，离开它
悬空。
UART通道B发送数据。如果不使用时，将其悬空。
UART通道B接收数据。正常接收数据的输入必须在闲置
逻辑1状态。如果不使用，配合其VCC或拉通过其10万高
欧姆的电阻。
UART通道乙请求到发送（低电平有效）或通用输出
放。如果不使用时，将其悬空。
UART通道乙晴到发送（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B数据终端就绪（低电平有效）或通用
输出。如果不使用时，将其悬空。
RTSA ＃
CTSA ＃
36
40
33
38
O
I
DTRA ＃
DSRA ＃
37
41
34
39
O
I
CDA ＃
42
40
I
RIA ＃
43
41
I
OP2A#
35
32
O
TXB
RXB
14
10
8
4
O
I
RTSB ＃
CTSB ＃
27
28
22
23
O
I
DTRB ＃
38
35
O
4
á
REV 。 4.0.0
ST16C2450
2.97V至5.5V DUART
引脚说明
N
AME
DSRB ＃
44-PLCC
P
IN
#
25
48-TQFP
P
IN
#
20
T
YPE
I
D
ESCRIPTION
UART通道B的数据集就绪（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B载波检测（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B环指示器（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
输出端口2通道B - 输出状态是由用户定义和
通过MCR的软件设置， [3]。 INTB被设定为激活模式
和OP2B ＃输出为逻辑0时， MCR [ 3 ]被设置为逻辑1。 INTB是
设为三态模式和OP2B ＃为逻辑1时， MCR [ 3 ]置
至逻辑0 ，该输出将不应该被用作为通用输出否则它
会扰乱INTB输出功能。如果不使用，离开它不整合
连接的。
国开行＃
21
16
I
RIB ＃
26
21
I
OP2B#
15
9
O
的附属信号，
XTAL1
XTAL2
RESET
18
19
39
13
14
36
I
O
I
晶振或外部时钟输入。
晶振或缓冲时钟输出。
复位（高电平有效） - 一个超过40 ns的逻辑1脉冲在该管脚
重置内部寄存器和所有输出。 UART发送器输出
认沽将逻辑1举行，在接收器输入将被忽略和输出
在复位期间被重置。
2.97V至5.5V电源供电。所有的输入都是5V容限与设备
顶部标记"A2 YYWW"和更新版本。
电源常见，地面。
无连接。这些引脚是开放的，但通常情况下，应CON
连接至GND良好的设计实践。
VCC
GND
北卡罗来纳州
44
22
1, 12, 23,
34
42
17
6, 12, 18,
24, 25, 31,
37, 43
PWR
PWR
-
引脚类型： I =输入， O =输出， IO =输入/输出， OD =输出开漏。
5
á
2003年9月
ST16C2450
2.97V至5.5V DUART
REV 。 4.0.0
概述
该ST16C2450 （ 2450 ）是一款双通用异步
理性接收机和发射机（UART） 。该
ST16C2450是的一个改进版本
ST16C2450具有较低的工作电压及5伏的
宽容的投入。 2450提供了增强型UART
功能，调制解调器控制接口和数据速率
高达1.5 Mbps的。板载状态寄存器提供
用户错误指示和运行状态。在 -
依赖可编程的波特率发生器
提供选择的发送和接收时钟速率高达
以1.5 Mbps的。内部环回功能使
板载诊断。 2450可在44-
引脚PLCC和48引脚TQFP封装。 2450是
制造的先进的CMOS工艺能够
从2.97伏特操作，以5.5伏的电源。该
一个顶级的"A2 YYWW"或更新标记设备
有宽容的5伏的输入。
特点
添加的功能，在设备与顶级标记"A2
YYWW"和更新：
s
5伏容限输入
2.97到5.5伏操作
引脚对引脚兼容， Exar的ST16C2450 ，
ST16C2550,
XR16C2850
TQFP封装
XR16L2550,
XR16L2750
和
引脚对引脚兼容TI公司的TL16C752B在48-
2个独立的UART通道
s
高达1.5 Mbps的数据传输速率为24 MHz的晶振
振荡器或外部时钟频率
1字节的发送FIFO
1字节的接收FIFO ，错误标签
状态寄存器报告
调制解调器控制信号（ CTS ＃ ， ＃ RTS ， DSR ＃ ，
DTR ＃ ， RI ＃ ， ＃ CD ）
可编程的字符长度（5 ，6，7 ，8）
有偶，奇或无奇偶校验
s
s
s
s
应用
便携式电器
电信网络路由器
以太网路由器
移动数据设备
工厂自动化和过程控制
s
晶体振荡器或外部时钟输入
TTL兼容的输入，输出
工业温度范围
48引脚TQFP和44 - PLCC封装
F
IGURE
1. ST16C2450 B
LOCK
D
IAGRAM
A2:A0
D7:D0
IOR ＃
IOW ＃
CSA ＃
CSB ＃
INTA
INTB
UART通道A
UART
REGS
8位数据
公共汽车
接口
BRG
16字节TX FIFO
TX & RX
16字节RX FIFO
2.25至5.5伏的VCC
GND
TXA ， RXA ， DTRA ＃ ，
DSRA ＃ ， RTSA ＃ ，
DTSA ＃ ， CDA ＃ ， RIA ＃ ，
OP2A#
UART通道B
（同通道A ）
RESET
TXB ， RXB ， DTRB ＃ ，
DSRB ＃ ， RTSB ＃ ，
CTSB ＃ ，国开行＃ ， ＃ RIB ，
OP2B#
XTAL1
XTAL2
晶体振荡器/缓冲器
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
á
REV 。 4.0.0
ST16C2450
2.97V至5.5V DUART
订购信息
O
操作摄像机
P
艺术
N
棕土
ST16C2450CP40
ST16C2450CJ44
P
ACKAGE
40引脚PDIP
44引脚PLCC
T
emperature
R
ANGE
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
D
EVICE
S
TATUS
活跃的。看到ST16C2450CQ48用于新设计。
活跃
活跃
活跃的。看到ST16C2450IQ48用于新设计。
活跃
活跃
ST16C2450CQ48 48引脚TQFP
ST16C2450IP40
ST16C2450IJ44
ST16C2450IQ48
40引脚PDIP
44引脚PLCC
48引脚TQFP
引脚说明
引脚说明
N
AME
44-PLCC
P
IN
#
48-TQFP
P
IN
#
T
YPE
D
ESCRIPTION
数据总线接口
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
IOR ＃
29
30
31
9
8
7
6
5
4
3
2
24
26
27
28
3
2
1
48
47
46
45
44
19
I
地址数据线[2：0 ] 。这3个地址线选择接口之一
数据总线传输过程中UART通道A / B NAL寄存器。
数据总线[ 7 ： 0 ] （双向） 。
IO
I
输入/输出读选通（低电平有效） 。下降沿的鼓动
内部读周期和从内部寄存器中检索的数据的字节
所指向的地址线〔A2 ： A 0] 。的数据字节被放置在
数据总线，以允许主处理器读它的上升沿。
输入/输出写选通（低电平有效） 。下降沿的鼓动
内部写入周期和上升沿传送的数据字节
数据总线向指向的地址线的内部寄存器。
UART通道A选择（低电平有效） ，使UART通道A中
设备数据总线操作。
UART通道B选择（低电平有效） ，以便在UART通道B
设备数据总线操作。
UART通道A中断输出。该输出状态由定义
用户通过MCR的软件设置， [3]。 INTA被设置为
主动模式和OP2A ＃输出为逻辑0时， MCR [ 3 ]设定为一个
逻辑1的INTA被设置为三态模式和OP2A ＃为逻辑1
当MCR [ 3 ]被设置为逻辑0 （默认值） 。
IOW ＃
20
15
I
CSA ＃
CSB ＃
INTA
16
17
33
10
11
30
I
I
O
3
ST16C2450
2.97V至5.5V DUART
引脚说明
N
AME
INTB
44-PLCC
P
IN
#
32
48-TQFP
P
IN
#
29
T
YPE
O
D
ESCRIPTION
á
REV 。 4.0.0
UART通道B中断输出。该输出状态由定义
用户通过MCR的软件设置， [3]。 INTB被设置为
主动模式和OP2B ＃输出为逻辑0时， MCR [ 3 ]设定为一个
逻辑1 INTB设置为三态模式和OP2B ＃为逻辑1
当MCR [ 3 ]被设置为逻辑0 （默认值） 。
调制解调器或串行I / O接口
TXA
RXA
13
11
7
5
O
I
UART通道发送数据。如果不使用时，将其悬空。
UART通道接收数据。正常接收数据的输入必须在闲置
逻辑1状态。如果不使用，配合其VCC或拉通过其10万高
欧姆的电阻。
UART通道的请求到发送（低电平有效）或通用输出
放。如果不使用时，将其悬空。
UART通道一个明确的发送（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道的一个数据终端就绪（低电平有效）或通用
输出。如果不使用时，将其悬空。
UART通道A的数据集就绪（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道A的载波检测（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道的环形指示灯（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
输出端口2通道A - 输出状态是由用户定义，
通过MCR的软件设置， [3]。 INTA被设定为激活模式
和OP2A ＃输出为逻辑0时， MCR [ 3 ]被设置为逻辑1的INTA是
设为三态模式和OP2A ＃为逻辑1时， MCR [ 3 ]置
至逻辑0 ，该输出将不应该被用作为通用输出否则它
会扰乱INTA输出功能。如果没有用了，离开它
悬空。
UART通道B发送数据。如果不使用时，将其悬空。
UART通道B接收数据。正常接收数据的输入必须在闲置
逻辑1状态。如果不使用，配合其VCC或拉通过其10万高
欧姆的电阻。
UART通道乙请求到发送（低电平有效）或通用输出
放。如果不使用时，将其悬空。
UART通道乙晴到发送（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B数据终端就绪（低电平有效）或通用
输出。如果不使用时，将其悬空。
RTSA ＃
CTSA ＃
36
40
33
38
O
I
DTRA ＃
DSRA ＃
37
41
34
39
O
I
CDA ＃
42
40
I
RIA ＃
43
41
I
OP2A#
35
32
O
TXB
RXB
14
10
8
4
O
I
RTSB ＃
CTSB ＃
27
28
22
23
O
I
DTRB ＃
38
35
O
4
á
REV 。 4.0.0
ST16C2450
2.97V至5.5V DUART
引脚说明
N
AME
DSRB ＃
44-PLCC
P
IN
#
25
48-TQFP
P
IN
#
20
T
YPE
I
D
ESCRIPTION
UART通道B的数据集就绪（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B载波检测（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B环指示器（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
输出端口2通道B - 输出状态是由用户定义和
通过MCR的软件设置， [3]。 INTB被设定为激活模式
和OP2B ＃输出为逻辑0时， MCR [ 3 ]被设置为逻辑1。 INTB是
设为三态模式和OP2B ＃为逻辑1时， MCR [ 3 ]置
至逻辑0 ，该输出将不应该被用作为通用输出否则它
会扰乱INTB输出功能。如果不使用，离开它不整合
连接的。
国开行＃
21
16
I
RIB ＃
26
21
I
OP2B#
15
9
O
的附属信号，
XTAL1
XTAL2
RESET
18
19
39
13
14
36
I
O
I
晶振或外部时钟输入。
晶振或缓冲时钟输出。
复位（高电平有效） - 一个超过40 ns的逻辑1脉冲在该管脚
重置内部寄存器和所有输出。 UART发送器输出
认沽将逻辑1举行，在接收器输入将被忽略和输出
在复位期间被重置。
2.97V至5.5V电源供电。所有的输入都是5V容限与设备
顶部标记"A2 YYWW"和更新版本。
电源常见，地面。
无连接。这些引脚是开放的，但通常情况下，应CON
连接至GND良好的设计实践。
VCC
GND
北卡罗来纳州
44
22
1, 12, 23,
34
42
17
6, 12, 18,
24, 25, 31,
37, 43
PWR
PWR
-
引脚类型： I =输入， O =输出， IO =输入/输出， OD =输出开漏。
5
xr
2005年5月
ST16C2450
2.97V至5.5V DUART
REV 。 4.0.1
概述
该ST16C2450 （ 2450 ）是一款双通用异步
理性接收机和发射机（UART） 。该
ST16C2450是的一个改进版本
ST16C2450具有较低的工作电压及5伏的
宽容的投入。 2450提供了增强型UART
功能，调制解调器控制接口和数据速率
高达1.5 Mbps的。板载状态寄存器提供
用户错误指示和运行状态。在 -
依赖可编程的波特率发生器
提供选择的发送和接收时钟速率高达
以1.5 Mbps的。内部环回功能使
板载诊断。 2450可在44-
引脚PLCC和48引脚TQFP封装。 2450是
制造的先进的CMOS工艺能够
从2.97伏特操作，以5.5伏的电源。该
一个顶级的"A2 YYWW"或更新标记设备
有宽容的5伏的输入。
应用
便携式电器
电信网络路由器
以太网路由器
移动数据设备
工厂自动化和过程控制
F
IGURE
1. ST16C2450 B
LOCK
D
IAGRAM
特点
添加的功能，在设备与顶级标记"A2
YYWW"和更新：
■
5伏容限输入
2.97到5.5伏操作
引脚对引脚兼容， Exar的XR16C2450 ，
ST16C2550,
XR16C2850
■
■
■
■
■
■
XR16L2550,
XR16L2750
和
2个独立的UART通道
高达1.5 Mbps的数据传输速率为24 MHz的晶振
振荡器或外部时钟频率
1字节的发送FIFO
1字节的接收FIFO ，错误标签
状态寄存器报告
调制解调器控制信号（ CTS ＃ ， ＃ RTS ， DSR ＃ ，
DTR ＃ ， RI ＃ ， ＃ CD ）
可编程的字符长度（5 ，6，7 ，8）
有偶，奇或无奇偶校验
晶体振荡器或外部时钟输入
TTL兼容的输入，输出
工业温度范围
48引脚TQFP和44 - PLCC封装
* 5V容限输入
2.97至5.5伏的VCC
A2:A0
D7:D0
IOR ＃
IOW ＃
CSA ＃
CSB ＃
INTA
INTB
8位数据
公共汽车
接口
UART通道A
UART
REGS
THR
RHR
调制解调器I / O的
TXA
RXA
RTSA ＃ ， CTSA ＃ ，
DTRA ＃ ， DSRA ＃ ，
CDA ＃ ， RIA ＃ ， OP2A ＃
TXB
RXB
RTSB ＃ ， CTSB ＃ ，
DTRB ＃ ， DSRB ＃ ，
国开行＃ ， ＃ RIB ， OP2B ＃
XTAL1
XTAL2
BRG
UART通道B
（同通道A ）
RESET
晶体振荡器/缓冲器
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
ST16C2450
2.97V至5.5V DUART
F
IGURE
2. P
IN
O
UT
A
SSIGNMENT
DSRA ＃
CTSA ＃
CDA ＃
xr
REV 。 4.0.1
VCC
NC
RIA ＃
48
45
43
42
41
40
38
47
46
44
39
37
NC
D4
D3
D2
D1
D0
D5
D6
D7
RXB
RXA
NC
TXA
TXB
OP2B#
1
2
3
4
5
6
7
8
9
36
35
34
33
RESET
DTRB ＃
DTRA ＃
RTSA ＃
OP2A#
NC
INTA
INTB
A0
A1
A2
NC
ST16C2450
48引脚TQFP
32
31
30
29
28
27
26
25
D0
D1
D2
D3
D4
1
2
3
4
5
6
7
40
39
38
37
36
35
34
VCC
RIA ＃
CDA ＃
DSRA ＃
CTSA ＃
RESET
DTRB ＃
DTRA ＃
RTSA ＃
OP2A#
INTA
INTB
A0
A1
A2
CTSB ＃
RTSB ＃
RIB ＃
DSRB ＃
IOR ＃
CSA ＃ 10
CSB ＃ 11
NC 12
15
13
18
19
20
22
16
14
17
21
23
24
GND
NC
XTAL2
RTSB ＃
DSRB ＃
CTSB ＃
国开行＃
IOW ＃
XTAL1
IOR ＃
RIB ＃
NC
D5
D6
D7
DSRA ＃
CTSA ＃
RXB
RXA
TXA
39
38
37
36
RESET
DTRB ＃
DTRA ＃
RTSA ＃
9
10
11
12
13
14
15
16
17
18
19
20
ST16C2450CP40
8
33
32
31
30
29
28
27
26
25
24
23
22
21
44
43
42
CDA ＃
RIA ＃
VCC
NC
D4
D3
D2
D1
D0
41
40
6
5
4
3
2
1
D5
D6
D7
RXB
RXA
7
8
9
10
11
TXB
OP2B#
CSA ＃
CSB ＃
XTAL1
XTAL2
IOW ＃
国开行＃
GND
NC 12
TXA
TXB
13
14
ST16C2450
44引脚PLCC
35 OP2A ＃
34
33
32
31
NC
INTA
INTB
A0
OP2B ＃ 15
CSA ＃ 16
CSB ＃ 17
XTAL1 18
XTAL2 19
IOW ＃ 20
21
GND 22
23
IOR ＃ 24
DSRB ＃ 25
RIB ＃ 26
RTSB ＃ 27
CTSB ＃ 28
30 A1
29
A2
订购信息
O
操作摄像机
P
艺术
N
棕土
ST16C2450CP40
ST16C2450CJ44
P
ACKAGE
40引脚PDIP
44引脚PLCC
T
emperature
R
ANGE
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
D
EVICE
S
TATUS
活跃的。看到ST16C2450CQ48用于新设计。
活跃
活跃
活跃的。看到ST16C2450IQ48用于新设计。
活跃
活跃
ST16C2450CQ48 48引脚TQFP
ST16C2450IP40
ST16C2450IJ44
ST16C2450IQ48
40引脚PDIP
44引脚PLCC
48引脚TQFP
国开行＃
NC
2
xr
REV 。 4.0.1
ST16C2450
2.97V至5.5V DUART
引脚说明
引脚说明
N
AME
44-PLCC
P
IN
#
48-TQFP
P
IN
#
T
YPE
D
ESCRIPTION
数据总线接口
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
IOR ＃
29
30
31
9
8
7
6
5
4
3
2
24
26
27
28
3
2
1
48
47
46
45
44
19
I
地址数据线[2：0 ] 。这3个地址线选择接口之一
数据总线传输过程中UART通道A / B NAL寄存器。
数据总线[ 7 ： 0 ] （双向） 。
IO
I
输入/输出读选通（低电平有效） 。下降沿的鼓动
内部读周期和从内部寄存器中检索的数据的字节
所指向的地址线〔A2 ： A 0] 。的数据字节被放置在
数据总线，以允许主处理器读它的上升沿。
输入/输出写选通（低电平有效） 。下降沿的鼓动
内部写入周期和上升沿传送的数据字节
数据总线向指向的地址线的内部寄存器。
UART通道A选择（低电平有效） ，使UART通道A中
设备数据总线操作。
UART通道B选择（低电平有效） ，以便在UART通道B
设备数据总线操作。
UART通道A中断输出。该输出状态由定义
用户通过MCR的软件设置， [3]。 INTA被设置为
主动模式和OP2A ＃输出为逻辑0时， MCR [ 3 ]设定为一个
逻辑1的INTA被设置为三态模式和OP2A ＃为逻辑1
当MCR [ 3 ]被设置为逻辑0 （默认值） 。
UART通道B中断输出。该输出状态由定义
用户通过MCR的软件设置， [3]。 INTB被设置为
主动模式和OP2B ＃输出为逻辑0时， MCR [ 3 ]设定为一个
逻辑1 INTB设置为三态模式和OP2B ＃为逻辑1
当MCR [ 3 ]被设置为逻辑0 （默认值） 。
IOW ＃
20
15
I
CSA ＃
CSB ＃
INTA
16
17
33
10
11
30
I
I
O
INTB
32
29
O
调制解调器或串行I / O接口
TXA
RXA
13
11
7
5
O
I
UART通道发送数据。如果不使用时，将其悬空。
UART通道接收数据。正常接收数据的输入必须在闲置
逻辑1状态。如果不使用，配合其VCC或拉通过其10万高
欧姆的电阻。
UART通道的请求到发送（低电平有效）或通用输出
放。如果不使用时，将其悬空。
UART通道一个明确的发送（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
RTSA ＃
CTSA ＃
36
40
33
38
O
I
3
ST16C2450
2.97V至5.5V DUART
引脚说明
N
AME
DTRA ＃
DSRA ＃
44-PLCC
P
IN
#
37
41
48-TQFP
P
IN
#
34
39
T
YPE
O
I
D
ESCRIPTION
xr
REV 。 4.0.1
UART通道的一个数据终端就绪（低电平有效）或通用
输出。如果不使用时，将其悬空。
UART通道A的数据集就绪（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道A的载波检测（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道的环形指示灯（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
输出端口2通道A - 输出状态是由用户定义，
通过MCR的软件设置， [3]。 INTA被设定为激活模式
和OP2A ＃输出为逻辑0时， MCR [ 3 ]被设置为逻辑1的INTA是
设为三态模式和OP2A ＃为逻辑1时， MCR [ 3 ]置
至逻辑0 ，该输出将不应该被用作为通用输出否则它
会扰乱INTA输出功能。如果没有用了，离开它
悬空。
UART通道B发送数据。如果不使用时，将其悬空。
UART通道B接收数据。正常接收数据的输入必须在闲置
逻辑1状态。如果不使用，配合其VCC或拉通过其10万高
欧姆的电阻。
UART通道乙请求到发送（低电平有效）或通用输出
放。如果不使用时，将其悬空。
UART通道乙晴到发送（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B数据终端就绪（低电平有效）或通用
输出。如果不使用时，将其悬空。
UART通道B的数据集就绪（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B载波检测（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
UART通道B环指示器（低电平有效）或通用输入。
这个输入端应连接到VCC时不使用。该输入具有
在UART没有影响。
输出端口2通道B - 输出状态是由用户定义和
通过MCR的软件设置， [3]。 INTB被设定为激活模式
和OP2B ＃输出为逻辑0时， MCR [ 3 ]被设置为逻辑1。 INTB是
设为三态模式和OP2B ＃为逻辑1时， MCR [ 3 ]置
至逻辑0 ，该输出将不应该被用作为通用输出否则它
会扰乱INTB输出功能。如果不使用，离开它不整合
连接的。
CDA ＃
42
40
I
RIA ＃
43
41
I
OP2A#
35
32
O
TXB
RXB
14
10
8
4
O
I
RTSB ＃
CTSB ＃
27
28
22
23
O
I
DTRB ＃
DSRB ＃
38
25
35
20
O
I
国开行＃
21
16
I
RIB ＃
26
21
I
OP2B#
15
9
O
4
xr
REV 。 4.0.1
ST16C2450
2.97V至5.5V DUART
引脚说明
N
AME
44-PLCC
P
IN
#
48-TQFP
P
IN
#
T
YPE
D
ESCRIPTION
的附属信号，
XTAL1
XTAL2
RESET
18
19
39
13
14
36
I
O
I
晶振或外部时钟输入。
晶振或缓冲时钟输出。
复位（高电平有效） - 一个超过40 ns的逻辑1脉冲在该管脚
重置内部寄存器和所有输出。 UART发送器输出
将逻辑1举行，在接收器输入将被忽略，输出
在复位期间复位。
2.97V至5.5V电源供电。所有的输入都是5V容限与设备
顶部标记"A2 YYWW"和更新版本。
电源常见，地面。
无连接。这些引脚是开放的，但通常情况下，应CON
连接至GND良好的设计实践。
VCC
GND
北卡罗来纳州
44
22
1, 12, 23,
34
42
17
6, 12, 18,
24, 25, 31,
37, 43
PWR
PWR
-
引脚类型： I =输入， O =输出， IO =输入/输出， OD =输出开漏。
1.0产品说明
该ST16C2450 （ 2450 ）集成两个16C450通用 - 异步接收器和功能
发送器（UART ） 。每个UART被独立地控制具有其自己的一组设备配置
寄存器。 2450提供串行异步接收数据的同步，并行到串行和串行到
并行数据转换为发射器和接收器部分。这些功能是必需的
转换的串行数据流转换为并行数据时所需用的数字数据的系统。同步
为串行数据流是通过将起动完成，并且停止比特来发送数据而形成的数据
字符（字符为导向的协议） 。确保数据的完整性通过附加的奇偶校验位的数据
字符。奇偶校验位，由接收机的任何传输的位错误进行检查。所述电子电路，以
提供所有这些功能的一个单一的集成的硅芯片制造特别是当是相当复杂的。
2450代表了这种具有极大增强功能的集成。 2450是用纤维制作的
先进的CMOS工艺。 2450能够运行在高达1.5 Mbps的24 MHz时钟。采用晶体
或14.7456 MHz的用户外部时钟输入可以选择数据传输速率高达921.6 Kbps的。
2.0功能说明
2.1
CPU接口
CPU的接口是8个数据位宽度有3根地址线和控制信号来执行数据总线读出和
写事务。 2450数据接口，支持Intel兼容类型的CPU ，它是兼容
行业标准16C450 UART 。无时钟（振荡器也不是外部时钟）进行操作的数据总线是必需
交易。使用CS ＃ ， IOR ＃和IOW ＃信号的每一个总线周期是异步的。两个UART通道份额
相同的数据总线，用于主机的操作。的数据总线互连的示于
网络连接gure 3 。
5
QQ：2880707522 复制
