xr
2005年8月
ST16C1450
2.97V至5.5V UART
REV 。 4.2.1
概述
该ST16C1450是一个通用异步
接收器和发送器（UART） 。 1450是脚
打印兼容于SSI 73M1550和SSI
73M2550 UART与一个字节FIFO和更高
运行速度和更低的访问时间。 1450
提供了增强型UART功能调制解调器
控制接口，独立的可编程波特率
率发生器时钟速率为1.5 Mbps 。上
主板状态寄存器提供错误的用户
适应症和操作状态。系统中断
和调制解调器控制功能可通过定制
外部软件，以满足特定用户的需求。
内部环回功能允许在船上
诊断。 1450可在一个28引脚PLCC
和48引脚TQFP封装。波特率发生器
可针对晶振或外部时钟配置
输入。 48引脚TQFP封装提供了一个缓冲
复位，可以通过用户来控制输出
软件。在1450被制造在一个先进的
CMOS工艺实现低漏功耗和高
速度的要求。
该ST16C1450不
与业界标准的16450兼容，
不与MS的标准串口驱动程序工作
窗口（详见12-13页） 。对于MS
Windows兼容的UART ，看到ST16C450 。
特点
引脚和功能兼容SSI 73M1550 /
2550
1字节的发送FIFO （ THR ）
1字节的接收FIFO ，错误标签（ RHR ）
四个级别的优先中断
调制解调器控制信号（ CTS ＃ ， ＃ RTS ， DSR ＃ ，
DTR ＃ ， RI ＃ ， ＃ CD ）
可编程的字符长度（5 ，6，7 ，8）与
偶，奇或无奇偶校验
晶振或外部时钟输入
1.5 Mbps的传输/接收操作（ 24兆赫）
可编程时钟控制
掉电模式（ 50微安的3.3 V ， 200微安在5 V ）
软件控制的复位输出
2.97到5.5伏操作
应用
电池供电的电子产品
互联网设备
手持终端
个人数字助理
手机数据端口
F
IGURE
1. B
LOCK
D
IAGRAM
THR
A 2:A 0
D 7:D 0
IO R·
IO W＃
CS ＃
ATA B美
在terface
UART
0：N图ú比n
如s
牛逼R· ，R牛逼S ＃
M O对 EM C 0 卓升西格N A LS
D·S·R ＃ ， （C T） S ＃ ，
C D ＃ ， R I ＃
牛逼跑到SM伊特尔
TX
在T
eceiver
RHR
RX
B太子港，D R吃摹简ERATO
ESE吨
RST
XT A L 1 / C L·K
XT A L 2
RYS TA升 S·C / B ü FFER
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
xr
REV 。 4.2.1
ST16C1450
2.97V至5.5V UART
引脚说明
N
AME
28-P
IN
PLCC
48-P
IN
TQFP
T
YPE
D
ESCRIPTION
数据总线接口
A0
A1
A2
D0
D1
D2
D3
D4
D5
D6
D7
IOR ＃
21
20
19
1
2
3
4
5
6
7
8
16
30
28
27
43
45
46
47
3
4
5
6
20
I
地址数据线[2：0 ] 。 A2 ： A0选择内部UART的寄存器配置。
I / O
数据总线[ 7 ： 0 ] （双向） 。
I
输入/输出读（低电平有效） 。下降沿指使内部读周期和
检索从内部寄存器中的数据字节所指向的地址线〔A2 ： A 0] ，
它的数据总线上的地方，以允许主处理器读它在前缘。
输入/输出写（低有效）。下降沿指使内部写入周期和
上升沿的数据总线上的数据字节传送到所指向的内部寄存器
地址线[A2 ： A0 ] 。
片选输入端（低电平有效） 。该引脚上的逻辑0选择ST16C1450设备。
中断输出（三态，高电平有效） 。 INT输出默认为三态模式
变时MCR位- 3被设定为逻辑1， INT输出高电平变为逻辑
高水平时，中断的中断使能寄存器（ IER ）的启用，并
每当发射机，接收机，线和/或调制解调器状态寄存器具有活性
条件。
IOW ＃
14
17
I
CS ＃
INT
11
18
9
23
I
O
调制解调器或串行I / O接口
TX
10
8
O
传输数据。这个输出被用的串行发送信道的数据相关联
从1450的TX信号将被复位时为逻辑1 ，空闲（无数据）时，或者当
发送器禁用。在本地环回模式下，TX输出引脚被禁止
和TX数据内部连接到UART RX输入。
接收数据。此输入与单独的序列信道的数据到1450相关联。
正常的接收到的数据输入空闲逻辑1状态。这个输入必须连接到
它的空闲逻辑状态，逻辑1 ，否则该接收机可能会报告“接收中断”和/或“错误”
（多个）条件。
请求发送或通用输出（低有效）。如果此引脚不需要
调制解调器通信，那么它可以用作一个通用的I / O 。如果不使用，离开它
悬空。
清除发送或通用输入（低电平有效） 。如果此引脚不需要调制解调器
通信，那么它可以用作一个通用的I / O 。如果它没有被使用，将其连接到
VCC 。
数据终端就绪或通用输出（低有效）。如果此引脚没有必要
调制解调器通信，那么它可以用作一个通用的I / O 。如果不使用，离开
其悬空。
RX
9
7
I
RTS ＃
22
31
O
CTS ＃
25
34
I
DTR ＃
23
32
O
3
ST16C1450
2.97V至5.5V UART
N
AME
DSR ＃
28-P
IN
PLCC
26
48-P
IN
TQFP
39
T
YPE
I
D
ESCRIPTION
xr
REV 。 4.2.1
数据设置就绪输入或通用输入（低电平有效） 。如果此引脚不需要
调制解调器通信，那么它可以用作一个通用的I / O 。如果它没有被使用，连接
它虚拟通道连接。
载波检测输入或通用输入（低电平有效） 。如果此引脚不需要
调制解调器通信，那么它可以用作一个通用的I / O 。如果它没有被使用，连接
它虚拟通道连接。
振铃指示输入或通用输入（低电平有效） 。如果此引脚不需要
调制解调器通信，那么它可以用作一个通用的I / O 。如果它没有被使用，连接
它虚拟通道连接。
CD ＃
27
40
I
RI ＃
17
21
I
的附属信号，
XTAL1
XTAL2
RESET
RST
12
13
24
-
15
16
33
22
I
O
I
O
晶振或外部时钟输入。看
科幻gure 3
对于典型的振荡器连接。
晶振或缓冲时钟输出。看
科幻gure 3
对于典型的振荡器连接。
复位输入（高电平有效） 。当它有效时， UART配置寄存器
重置为默认值，请参阅
表6
.
复位输出（高电平有效） 。该输出仅适用于ST16C1451 。当
IER位5为逻辑0 ， RST将按照RESET引脚的逻辑状态。当比特IER
图5是一个逻辑1 ，则用户可以通过MCR位-2发送软件（软）的复位。从软复位
MCR位-2 “或运算”与RESET引脚的状态。
VCC
GND
北卡罗来纳州
28
15
-
41
19
1, 2,
10-14,
18,
24-26,
29,
35-38,
42, 44,
48
2.97 PWR电源输入至5.5V 。
PWR电源共地。
-
未连接。
引脚类型： I =输入， O =输出， I / O =输入/输出， OD =输出开漏。
1.0产品说明
该ST16C1450提供串行异步接收数据的同步，并行到串行和串行到
并行数据转换为发射器和接收器部分。这些功能是必需的
转换的串行数据流转换成并行数据所需要的数字数据的系统。同步进行
串行数据流是通过将起动完成，并且停止比特来发送数据而形成的数据
字符（字符为导向的协议） 。确保数据的完整性通过附加的奇偶校验位的数据
字符。奇偶校验位，由接收机的任何传输的位错误进行检查。 1450能
操作高达1.5 Mbps的一个24 MHz的晶振或外部时钟输入，一个16X采样时钟（在VCC =
5.0V ） 。随着14.7456 MHz和通过软件选择晶体时，用户可以选择数据传输速率高达921.6
kbps的。
4
xr
REV 。 4.2.1
ST16C1450
2.97V至5.5V UART
2.0功能说明
2.1
内部寄存器
1450具有一组用于控制，监控和数据装载和卸载增强寄存器。这些
寄存器可以用作数据保持寄存器（ THR / RHR ） ，中断状态和控制寄存器（ ISR / IER ） ，一个FIFO
控制寄存器（ FCR ） ，接收线状态和控制寄存器（ LSR / LCR ） ，调制解调器状态和控制寄存器
（MSR / MCR ），可编程数据速率（时钟）除数寄存器（ DLL / DLM）和一个用户可访问的scractchpad
寄存器（ SPR ） 。所有的寄存器功能全面后面详细讨论
“第3.0节， UART内部
第10页上的寄存器“。
2.2
晶体振荡器或外部时钟
1450包括一个片上振荡器（ XTAL1和XTAL2 ） 。晶体振荡器提供系统时钟
波特率发生器（ BRG ）的UART 。 XTAL1是输入到振荡器或外部时钟缓冲器输入
与XTAL2引脚为输出端。对于编程的详细信息，请参阅
“第2.3节，可编程的波特率
发电机“第5页。
片上振荡器被设计为使用行业标准的微处理器晶振（并联谐振，
与10-22 pF的电容负载20-120欧姆， 100ppm的频率， ESR基频
公差）之间的XTAL1和XTAL2引脚外接（见
图3）。
可替换地，外部
时钟可以连接到XTAL1引脚时钟为标准或自定义速率的内部波特率发生器。
典型的振荡器连接示于
网络连接gure 3 。
为进一步阅读与振荡电路请参阅
应用说明EXAR网站DAN108 。
F
IGURE
3. T
YPICAL振荡器连接
XTAL1
XTAL2
R1
0-120
（可选）
R2
500K - 1M
Y1
1.8432兆赫
to
24兆赫
C1
22-47pF
C2
22-47pF
2.3
可编程的波特率发生器
UART有其自身的波特率发生器（ BRG ） 。波特率发生器通过将输入晶振或外部时钟
1 ，（2间可编程分频器
16
-1 ），得到的串行数据速率的16倍的采样时钟。该
采样时钟用于由发射机对数据比特移位器和接收器对数据进行采样。波特率发生器除数
（DLL和DLM寄存器）的默认值，在上电或复位一个随机值。因此， BRG必须
初始化操作数据速率时编程。编程波特率发生器寄存器
DLM和DLL提供选择操作数据速率的能力。
表1
显示了标准数据
可提供16倍的时钟速率14.7456 MHz晶振或外部时钟速率。当使用一种非标准数据
率晶体或外部时钟，该分频值可以计算为DLL / DLM用下面的等式。
除数（十进制） = （ XTAL1时钟频率） / （串行数据速率×16 ）
5
á
2003年10月
ST16C1450/51
2.97V至5.5V UART
REV 。 4.2.0
概述
在ST16C1450 ， ST16C1451系列（在这里
表示为145X ）是一个通用异步
接收器和发送器（UART） 。在145X是脚
打印兼容于SSI 73M1550和SSI
73M2550 UART与一个字节FIFO和更高
运行速度和更低的访问时间。在145X
提供了增强型UART功能调制解调器
控制接口，独立的可编程波特率
率发生器时钟速率为1.5 Mbps 。板载
状态寄存器为用户提供错误指示
和运行状态。系统中断和调制解调器
控制功能可以通过外部软件进行定制
以满足特定用户的需求。内部LOOP-
回能力允许板载诊断。在145X
在一个28引脚PLCC /塑料DIP 48引脚可用
,
TQFP封装。波特率发生器可以
配置为晶振或外部时钟输入
唯一的例外是28针1451的包。一
外部时钟必须提供28个销1451
封装。每个包的类型，除
28针1450 ，提供了一个缓冲的复位输出
可以通过用户的软件来控制。在145X是
制造的先进的CMOS工艺来实现
低漏电功耗和高速的要求。该
ST16C145X不兼容业界
16450标准并不会与标准工作
在MS Windows串行端口驱动程序（见15-16页
详细说明） 。对于MS Windows兼容的UART，看
该ST16C450 。
特点
引脚和功能兼容SSI 73M1550 /
2550
1字节的发送FIFO （ THR ）
1字节的接收FIFO ，错误标签（ RHR ）
四个级别的优先中断
调制解调器控制信号（ CTS ＃ ， ＃ RTS ， DSR ＃ ，
DTR ＃ ， RI ＃ ， ＃ CD ）
可编程的字符长度（5 ，6，7 ，8）与
偶，奇或无奇偶校验
晶振或外部时钟输入（除28引脚
ST16C1451 ，外部时钟只）
1.5 Mbps的传输/接收操作（ 24兆赫）
可编程时钟控制
掉电模式（ 50微安的3.3 V ， 200微安在5 V ）
软件控制的复位输出
2.97到5.5伏操作
应用
电池供电的电子产品
互联网设备
手持终端
个人数字助理
手机数据端口
F
IGURE
1. B
LOCK
D
IAGRAM
吨小时
A 2:A0
D 7:D0
IO R·
IO W＃
（C S） ＃
ATA部总
在TE RFAC ê
TR ＃ ，R牛逼S ＃
U A RT
C对figu RA化
如s
在卓升S IG呐LS M O对德M C
SR ＃ ， （C T） S ＃ ，
C D ＃ ， RI ＃
牛逼岭NS米伊特尔
TX
在T
EC ê IVE
RHR
RX
B太子港，D R吃摹简员
- [R ES （E T）
圣
X TA L 1 / CL
X TA L 2
RY实达 SC / B ü FFE
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
ST16C1450/51
2.97V至5.5V UART
á
REV 。 4.2.0
订购信息
O
操作摄像机
P
艺术
N
棕土
ST16C1450CP28
ST16C1450CJ28
ST16C1450CQ48
ST16C1451CP28
ST16C1451CJ28
ST16C1451CQ48
ST16C1450IP28
ST16C1450IJ28
ST16C1450IQ48
ST16C1451IP28
ST16C1451IJ28
ST16C1451IQ48
P
ACKAGE
28引脚PDIP
28引脚PLCC
48引脚TQFP
28引脚PDIP
28引脚PLCC
48引脚TQFP
28引脚PDIP
28引脚PLCC
48引脚TQFP
28引脚PDIP
28引脚PLCC
48引脚TQFP
T
emperature
R
ANGE
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
D
EVICE
S
TATUS
停产。看到ST16C1450CQ48进行更换。
活跃
活跃
停产。看到ST16C1450CQ48进行更换。
停产。看到ST16C1450CQ48进行更换。
停产。看到ST16C1450CQ48进行更换。
-40 ° C至+ 85°C停产。看到ST16C1450IQ48进行更换。
-40 ° C至+ 85°C活动
-40 ° C至+ 85°C活动
-40 ° C至+ 85°C停产。看到ST16C1450IQ48进行更换。
-40 ° C至+ 85°C停产。看到ST16C1450IQ48进行更换。
-40 ° C至+ 85°C停产。看到ST16C1450IQ48进行更换。
4
á
REV 。 4.2.0
ST16C1450/51
2.97V至5.5V UART
引脚说明
N
AME
28-P
IN
28-P
IN
28-P
IN
PDIP
PDIP PLCC
(1450) (1451) (1450)
28-P
IN
PLCC
(1451)
48-P
IN
TQFP
(145X)
T
YPE
D
ESCRIPTION
数据总线接口
A0
A1
A2
D0
D1
D2
D3
D4
D5
D6
D7
IOR ＃
21
20
19
1
2
3
4
5
6
7
8
16
21
20
19
1
2
3
4
5
6
7
8
15
21
20
19
1
2
3
4
5
6
7
8
16
21
20
19
1
2
3
4
5
6
7
8
15
30
28
27
43
45
46
47
3
4
5
6
20
I
地址数据线[2：0 ] 。 A2 ： A0选择内部UART的
CON组fi guration寄存器。
I / O
数据总线[ 7 ： 0 ] （双向） 。
I
输入/输出读（低电平有效） 。下降沿鼓动
内部读周期，并从检索数据字节
，地点：指由地址线[ A0 A2 ]内部寄存器
它的数据总线上，以允许主处理器读它上
前缘。
输入/输出写（低有效）。下降沿鼓动
内部写入周期和边缘传输上升
在数据总线上的数据字节，以指向的内部寄存器
地址线[A2 ： A0 ] 。
片选输入端（低电平有效） 。该引脚上选择一个逻辑0
该ST16C145X设备。
中断输出（三态，高电平有效） 。 INT输出
默认为三态模式，并成为活跃在高
MCR位- 3被设定为逻辑1。 INT输出变为逻辑
当中断的中断使能高位
使能寄存器（ IER ） ，每当发射器，
接收机中，线和/或调制解调器状态寄存器具有活性
条件。
IOW ＃
14
13
14
13
17
I
CS ＃
INT
11
18
11
18
11
18
11
18
9
23
I
O
调制解调器或串行I / O接口
TX
10
10
10
10
8
O
传输数据。这个输出与个体相关联的
从145X串行发送信道的数据。 Tx信号
将被复位时为逻辑1 ，空闲（无数据）时，或者当
发送器禁用。在本地环回模式下，
TX输出引脚被禁止和TX数据在内部CON-
已连接到UART RX输入。
接收数据。此输入与单独的序列相关联的
信道的数据到145X 。正常的接收到的数据输入空转
逻辑1状态。这个输入必须连接到其空闲
逻辑状态，逻辑1 ，否则该接收器可以报告“接收
断“和/或”错误“ （多个）条件。
RX
9
9
9
9
7
I
5
á
2003年10月
ST16C1450/51
2.97V至5.5V UART
REV 。 4.2.0
概述
在ST16C1450 ， ST16C1451系列（在这里
表示为145X ）是一个通用异步
接收器和发送器（UART） 。在145X是脚
打印兼容于SSI 73M1550和SSI
73M2550 UART与一个字节FIFO和更高
运行速度和更低的访问时间。在145X
提供了增强型UART功能调制解调器
控制接口，独立的可编程波特率
率发生器时钟速率为1.5 Mbps 。板载
状态寄存器为用户提供错误指示
和运行状态。系统中断和调制解调器
控制功能可以通过外部软件进行定制
以满足特定用户的需求。内部LOOP-
回能力允许板载诊断。在145X
在一个28引脚PLCC /塑料DIP 48引脚可用
,
TQFP封装。波特率发生器可以
配置为晶振或外部时钟输入
唯一的例外是28针1451的包。一
外部时钟必须提供28个销1451
封装。每个包的类型，除
28针1450 ，提供了一个缓冲的复位输出
可以通过用户的软件来控制。在145X是
制造的先进的CMOS工艺来实现
低漏电功耗和高速的要求。该
ST16C145X不兼容业界
16450标准并不会与标准工作
在MS Windows串行端口驱动程序（见15-16页
详细说明） 。对于MS Windows兼容的UART，看
该ST16C450 。
特点
引脚和功能兼容SSI 73M1550 /
2550
1字节的发送FIFO （ THR ）
1字节的接收FIFO ，错误标签（ RHR ）
四个级别的优先中断
调制解调器控制信号（ CTS ＃ ， ＃ RTS ， DSR ＃ ，
DTR ＃ ， RI ＃ ， ＃ CD ）
可编程的字符长度（5 ，6，7 ，8）与
偶，奇或无奇偶校验
晶振或外部时钟输入（除28引脚
ST16C1451 ，外部时钟只）
1.5 Mbps的传输/接收操作（ 24兆赫）
可编程时钟控制
掉电模式（ 50微安的3.3 V ， 200微安在5 V ）
软件控制的复位输出
2.97到5.5伏操作
应用
电池供电的电子产品
互联网设备
手持终端
个人数字助理
手机数据端口
F
IGURE
1. B
LOCK
D
IAGRAM
吨小时
A 2:A0
D 7:D0
IO R·
IO W＃
（C S） ＃
ATA部总
在TE RFAC ê
TR ＃ ，R牛逼S ＃
U A RT
C对figu RA化
如s
在卓升S IG呐LS M O对德M C
SR ＃ ， （C T） S ＃ ，
C D ＃ ， RI ＃
牛逼岭NS米伊特尔
TX
在T
EC ê IVE
RHR
RX
B太子港，D R吃摹简员
- [R ES （E T）
圣
X TA L 1 / CL
X TA L 2
RY实达 SC / B ü FFE
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
ST16C1450/51
2.97V至5.5V UART
á
REV 。 4.2.0
订购信息
O
操作摄像机
P
艺术
N
棕土
ST16C1450CP28
ST16C1450CJ28
ST16C1450CQ48
ST16C1451CP28
ST16C1451CJ28
ST16C1451CQ48
ST16C1450IP28
ST16C1450IJ28
ST16C1450IQ48
ST16C1451IP28
ST16C1451IJ28
ST16C1451IQ48
P
ACKAGE
28引脚PDIP
28引脚PLCC
48引脚TQFP
28引脚PDIP
28引脚PLCC
48引脚TQFP
28引脚PDIP
28引脚PLCC
48引脚TQFP
28引脚PDIP
28引脚PLCC
48引脚TQFP
T
emperature
R
ANGE
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
D
EVICE
S
TATUS
停产。看到ST16C1450CQ48进行更换。
活跃
活跃
停产。看到ST16C1450CQ48进行更换。
停产。看到ST16C1450CQ48进行更换。
停产。看到ST16C1450CQ48进行更换。
-40 ° C至+ 85°C停产。看到ST16C1450IQ48进行更换。
-40 ° C至+ 85°C活动
-40 ° C至+ 85°C活动
-40 ° C至+ 85°C停产。看到ST16C1450IQ48进行更换。
-40 ° C至+ 85°C停产。看到ST16C1450IQ48进行更换。
-40 ° C至+ 85°C停产。看到ST16C1450IQ48进行更换。
4
á
REV 。 4.2.0
ST16C1450/51
2.97V至5.5V UART
引脚说明
N
AME
28-P
IN
28-P
IN
28-P
IN
PDIP
PDIP PLCC
(1450) (1451) (1450)
28-P
IN
PLCC
(1451)
48-P
IN
TQFP
(145X)
T
YPE
D
ESCRIPTION
数据总线接口
A0
A1
A2
D0
D1
D2
D3
D4
D5
D6
D7
IOR ＃
21
20
19
1
2
3
4
5
6
7
8
16
21
20
19
1
2
3
4
5
6
7
8
15
21
20
19
1
2
3
4
5
6
7
8
16
21
20
19
1
2
3
4
5
6
7
8
15
30
28
27
43
45
46
47
3
4
5
6
20
I
地址数据线[2：0 ] 。 A2 ： A0选择内部UART的
CON组fi guration寄存器。
I / O
数据总线[ 7 ： 0 ] （双向） 。
I
输入/输出读（低电平有效） 。下降沿鼓动
内部读周期，并从检索数据字节
，地点：指由地址线[ A0 A2 ]内部寄存器
它的数据总线上，以允许主处理器读它上
前缘。
输入/输出写（低有效）。下降沿鼓动
内部写入周期和边缘传输上升
在数据总线上的数据字节，以指向的内部寄存器
地址线[A2 ： A0 ] 。
片选输入端（低电平有效） 。该引脚上选择一个逻辑0
该ST16C145X设备。
中断输出（三态，高电平有效） 。 INT输出
默认为三态模式，并成为活跃在高
MCR位- 3被设定为逻辑1。 INT输出变为逻辑
当中断的中断使能高位
使能寄存器（ IER ） ，每当发射器，
接收机中，线和/或调制解调器状态寄存器具有活性
条件。
IOW ＃
14
13
14
13
17
I
CS ＃
INT
11
18
11
18
11
18
11
18
9
23
I
O
调制解调器或串行I / O接口
TX
10
10
10
10
8
O
传输数据。这个输出与个体相关联的
从145X串行发送信道的数据。 Tx信号
将被复位时为逻辑1 ，空闲（无数据）时，或者当
发送器禁用。在本地环回模式下，
TX输出引脚被禁止和TX数据在内部CON-
已连接到UART RX输入。
接收数据。此输入与单独的序列相关联的
信道的数据到145X 。正常的接收到的数据输入空转
逻辑1状态。这个输入必须连接到其空闲
逻辑状态，逻辑1 ，否则该接收器可以报告“接收
断“和/或”错误“ （多个）条件。
RX
9
9
9
9
7
I
5
QQ：2881677436 复制
