SSTV16857 SSTVN16857 14位寄存器与SSTL - 2兼容的I / O和复位
2000年9月
修订后的2005年6月
SSTV16857 SSTVN16857
14位寄存器与SSTL - 2兼容的I / O和复位
概述
该SSTV16857是一个14位寄存器的设计与使用
184和232引脚的PC1600 ， 2100和2700的DDR DIMM
应用程序。该SSTVN16857是一个14位寄存器
设计用于184和232引脚的PC3200 DDR DIMM
应用程序。这些器件具有差分输入时钟信号，
SSTL - 2兼容的数据输入和LVCMOS兼容
复位输入。这些设备被设计用于的COM
顺应性与JEDEC DDR模块和注册specifi-
阳离子。
该装置被制造在一个先进的亚微米
CMOS工艺和设计在电源支持操作
的小于3.6V的帘布层。
特点
s
兼容DDR -I的注册模块规范
s
工作在2.5V
r
0.2V V
DD
s
SSTL - 2兼容的输入和输出结构
s
差分SSTL - 2兼容的时钟输入
s
当器件复位低功耗模式
s
行业标准的48引脚TSSOP封装
订购代码：
订单号
SSTV16857MTD
SSTVN16857MTD
（初步）
包装数
MTD48
MTD48
包装说明
48引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
48引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 6.1毫米宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
接线图
引脚说明
引脚名称
Q
1
-Q
14
D
1
-D
14
RESET
CK
CK
V
REF
V
DDQ
V
DD
描述
SSTL - 2兼容输出
SSTL - 2兼容输入
LVCMOS异步复位输入
正面主时钟输入
负主时钟输入
电压参考引脚为SSTL电平输入
电源电压为输出信号
电源电压输入
真值表
RESET
L
H
H
H
H
D
n
X或
漂浮的
L
H
X
X
CK
X或
漂浮的
CK
X或
漂浮的
Q
n
L
L
H
Q
n
Q
n
n
n
L
H
p
p
H
L
L逻辑电LOW
H逻辑电高
x无关，而不浮，除非另有说明
n
低到高时钟转换
p
HIGH到LOW时钟转换
2005仙童半导体公司
DS500387
www.fairchildsemi.com
SSTV16857 SSTVN16857
功能说明
该SSTV16857和SSTVN16587是14位寄存器
与SSTL - 2兼容的输入和输出。输入数据是
上的正边缘交叉捕获寄存器
差分时钟对。
当LV- CMOS复位信号为低电平时，所有的
输出和内部寄存器被异步置
入低逻辑状态。此外，时钟和数据昼夜温差
髓鞘是比较节省功耗禁用。输出
放毛刺被禁用内部可防止
注册之快，超过了输入比较器。当
复位状态，系统设计人员必须确保该
在时钟和数据输入到该设备是稳定
RESET信号的上升转变。
基于所述值的SSTL- 2的数据输入转换
V
REF
. V
REF
用于设定一个稳定的系统基准
该SSTV16857的输入缓冲器的跳变点/
SSTVN16857等SSTL - 2兼容的设备。
该RESET信号是一个标准的CMOS兼容输入
并没有被引用至V
REF
信号。
逻辑图
www.fairchildsemi.com
2
SSTV16857 SSTVN16857
AC电气特性（ SSTV16857 ）
（注4 ）
T
A
符号
参数
V
DD
0
q
C到
70
q
C, C
L
30 pF的，R
L
50
:
单位
2.5V
r
0.2V; V
DDQ
民
f
最大
t
W
t
法案
（注5 ）
t
INACT
（注5 ）
t
S
t
H
t
REM
t
PHL
, t
PLH
t
PHL
t
SK速率（Pn -PN ）
最大时钟频率
脉冲持续时间， CK，CK HIGH或LOW （图2）
差分输入激活时间，
数据输入必须为低电平复位高电平后（图3 ）
差分输入去激活时间，
数据和时钟输入必须在有效电平举行
（不浮动）复位后低
设置时间，快速压摆率（注6 ） （注7） （图5 ）
建立时间，慢转换速率（注7） （注8） （图5 ）
保持时间，快速压摆率（注6 ） （注8） （图5 ）
保持时间，慢转换速率（注7） （注8） （图5 ）
复位移走时间（图7 ）
传播延迟CLK ， CLK到Q
n
（图4）
传播延迟复位到Q
n
（图6）
输出到输出偏斜
0.65
0.9
0.75
0.9
10
1.1
2.8
5.0
200
ns
ns
ns
ns
ns
ps
22
ns
200
2.5
22
2.5V
r
0.2V
最大
兆赫
ns
ns
注4 ：
通过图7参阅图1 。
注5 ：
该参数不生产测试。
注6 ：
为数据信号输入的转换速率
t
1 V / ns的。
注7 ：
为数据信号输入的转换速率
t
0.5 V / ns的和
1 V / ns的。
注8 ：
对于CK ， CK信号输入转换率
t
1 V / ns的。
AC电气特性（ SSTVN16857 ）
（注9 ）
T
A
符号
参数
V
DD
0
q
C到
70
q
C, C
L
30 pF的，R
L
50
:
单位
2.5V
r
0.2V; V
DDQ
民
f
最大
t
W
t
法案
（注5 ）
t
INACT
（注5 ）
t
S
t
H
t
REM
t
PHL
, t
PLH
t
PSS
t
PHL
t
SK速率（Pn -PN ）
最大时钟频率
脉冲持续时间， CK，CK HIGH或LOW （图2）
差分输入激活时间，
数据输入必须为低电平复位高电平后（图3 ）
差分输入去激活时间，
数据和时钟输入必须在有效电平举行
（不浮动）复位后低
设置时间，快速压摆率（注9 ） （注12 ） （图5 ）
建立时间，慢压摆率（注12 ） （注13 ） （图5 ）
保持时间，快速压摆率（注11 ） （注13 ） （图5 ）
保持时间，慢压摆率（注12 ） （注13 ） （图5 ）
复位移走时间（图7 ）
传播延迟CLK ， CLK到Q
n
（图4）
传播延迟同步开关CLK ， CLK到Q
n
（注14 ）
传播延迟复位到Q
n
（图6）
输出到输出偏斜
0.65
0.75
0.75
0.9
10
1.1
2.4
2.7
5.0
200
ns
ns
ns
ns
ns
ns
ps
22
ns
220
2.5
22
2.5V
r
0.2V
最大
兆赫
ns
ns
注9 ：
通过图7参阅图1 。
注10 ：
该参数不生产测试。
注11 ：
为数据信号输入的转换速率
t
1 V / ns的。
注12 ：
为数据信号输入的转换速率
t
0.5 V / ns的和
1 V / ns的。
注13 ：
对于CK ， CK信号输入转换率
t
1 V / ns的。
注14 ：
同时开关是由特性保证。
5
www.fairchildsemi.com
QQ：2880707522 复制
