飞利浦半导体
产品speci fi cation
14位SSTL_2注册驱动程序
差分时钟输入
SSTL16857
特点
存根系列终止逻辑2.5V VDDQ （ SSTL_2 ）
优化DDR （双数据速率）SDRAM的应用
支持SSTL_2信号的输入和输出
流通结构优化PCB布局
会见SSTL_2 I类和II类规范
闭锁保护超过每JEDEC标准17 500毫安
ESD保护超过每MIL STD 833方法3015 2000 V
每机型号200 V
引脚配置
Q1
Q2
GND
VDDQ
Q3
Q4
Q5
GND
VDDQ
1
2
3
4
5
6
7
8
9
48 D1
47 D2
46 GND
45 VCC
44 D3
43 D4
42 D5
41 D6
40 D7
39 CLK-
38 CLK +
37 VCC
36 GND
35 VREF
34 RESET
33 D8
32 D9
31 D10
30 D11
29 D12
28 VCC
27 GND
26 D13
25 D14
与PCK857和CBT3857使用时提供了充分的DDR解决方案
描述
该SSTL16857是一个14位SSTL_2注册驱动程序与差
时钟输入。双方V
CC
和V
DDQ
支持2.5V和3.3V工作电压
但是。 V
DDQ
一定不能超过V
CC
。输入是SSTL_2类型与
V
REF
通常在0.5 * V
DDQ
。输出支持I类从而可以
用于标准存根系列应用或容性负载。
主复位（ RESET）异步复位所有寄存器为零。
该SSTL16857旨在被纳入标准的DIMM
（双列直插式内存模块）设计由JEDEC定义的，比如
DDR （双倍数据速率）SDRAM和SDRAM II内存模块。
从传统的SDRAM ， DDR SDRAM的数据传输在不同的
这两个时钟边沿（上升沿和下降沿） ，从而加倍高峰公交车
带宽。一个DDR DRAM的额定频率为100 MHz都会有一个爆率
200兆赫。 23和27之间注册的模块要求
控制线和地址线，因此，两个14位宽的装置将被用来在
每个模块。该SSTL16857旨在用于SSTL_2
输入和输出信号。
该设备的数据输入包括差分接收器。一
差分输入连接到输入端子，而另一个被连接到一个
参考输入垫，它是由所有输入共用。
为与DRAM的兼容的时钟输入是全差分
已安装在DIMM设备。然而，由于控制
输入到SDRAM变化时，只有一半的数据速率，所述设备
必须只改变在CLK信号的上升沿状态。
为了能够提供定义的输出从该设备连
一个稳定的时钟已经被提供之前，设备必须支持
异步输入引脚（重置） ，其中，当保持在低状态
假设所有的寄存器复位到低电平状态，所有
输出驱动一个低电平信号为好。
Q6 10
Q7 11
VDDQ 12
GND 13
Q8 14
Q9 15
VDDQ 16
GND 17
Q10 18
Q11 19
Q12 20
VDDQ 21
GND 22
Q13 23
Q14 24
SW00311
快速参考数据
GND = 0 V ;吨
AMB
= 25°C ;吨
r
=t
f
v2.5
ns
符号
t
PHL
/t
PLH
C
I
参数
传播延迟; CLK到Qn
输入电容
条件
C
L
= 30 pF的; V
DDQ
= 2.5 V
V
CC
= 2.5V
典型
1.8
2.9
单位
ns
pF
注意事项：
1. C
PD
被用于确定所述动态功耗（P
D
in
W)
P
D
= C
PD
V
CC2
架F
i
)
(C
L
V
CC2
f
o
）其中：
f
i
=以MHz输入频率;
L
=以pF输出负载能力; F
o
=以MHz输出频率; V
CC
在V =电源电压;
(C
L
V
CC2
f
o
） =的输出的总和。
订购信息
套餐
48引脚塑料TSSOP I型
温度范围
0 ° C至+ 70°C
订货编号
SSTL16857 DGG
DWG号
SOT362-1
1999年09月30日
2
853-2155 22448
飞利浦半导体
产品speci fi cation
14位SSTL_2注册驱动程序
差分时钟输入
SSTL16857
引脚说明
引脚数
34
48, 47, 44, 43,
42, 41, 40, 33,
32, 31, 30, 29,
26, 25
1, 2, 5, 6, 7, 10,
11, 14, 15, 18,
19, 20, 23, 24
35
3, 8, 13, 17, 22,
27, 36, 46
28, 37, 45
4, 9, 12, 16, 21
38
39
符号
RESET
名称和功能
LVCMOS异步主
RESET
（低电平有效）
逻辑图
RESET
VREF
D1
注册
Q1
D2
D1 – D14
SSTL_2数据输入
AD
注册
Q2
注册
Q3
Q1 – Q14
VREF
GND
V
CC
V
DDQ
CLK +
CLK “
SSTL_2数据输出
SSTL_2输入参考电平
D4
注册
Q4
D5
注册
Q5
接地（ 0 V ）
正电源电压
输出电源电压
D7
注册
D6
注册
Q6
差分时钟输入
D8
注册
Q7
Q8
功能表
输入
RESET
L
H
H
CLK
X
↓
↓
CLK
X
↑
↑
L或H
D
X
H
L
X
产量
Q
D10
D9
注册
Q9
L
H
L
Q
0
D12
D11
注册
Q10
注册
Q11
H
L或H
H =高电压等级
L =高电压等级
↓
=高向低转换
↑
=低到高的转变
X =无关
注册
Q12
D13
注册
Q13
D14
注册
Q14
CLK +
CLK “
SW00312
绝对最大额定值
1, 2
符号
V
CC
I
IK
V
I
I
OK
V
OUT
I
O
OUT
参数
直流电源电压
DC输入二极管电流
DC输入
电压
3
V
O
＆ LT ; 0
注3
V
O
= 0至V
DDQ
V
CC
, V
DDQ
或GND
–0.5
电压
3
DC输出二极管电流
DC输出
直流输出电流
连续电流
4
V
I
＆ LT ; 0
–0.5
条件
范围
民
–0.5
最大
+4.6
–50
V
DDQ
+ 0.5
–50
V
DDQ
+ 0.5
±50
±100
单位
V
mA
V
mA
V
mA
T
英镑
存储温度范围
–65
+150
°C
注意事项：
1.强调超越那些可能会对设备造成永久性损坏。这些压力额定值只和功能操作
器件在这些或超出下标明的任何其他条件， “推荐工作条件”是不是暗示。接触
绝对最大额定条件下长时间可能会影响器件的可靠性。
2.高性能集成电路的结合它的热环境可以创建结的性能能力
温度，这是不利于可靠性。该集成电路的最高结温度不应超过150 ℃。
3.如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。
4.在V的连续电流
CC
, V
DDQ
，或GND不应超过
±100
毫安。
1999年09月30日
3
飞利浦半导体
产品speci fi cation
14位SSTL_2注册驱动程序
差分时钟输入
SSTL16857
推荐工作条件
1
符号
V
CC
V
DDQ
V
REF
V
TT
V
I
V
IH
V
IL
V
IH
V
IL
I
OH
I
OL
参数
电源电压
输出电源电压
参考电压
(V
REF
= 0.5× V
DDQ
)
终止电压
输入电压
交流高电平的输入电压
AC低电平输入电压
直流高电平的输入电压
DC低电平输入电压
高电平输出电流
低电平输出电流
0
所有的输入
所有的输入
所有的输入
所有的输入
V
REF
+ 180mV
V
SS
– 0.5V
测试条件
民
V
DDQ
2.3
1.15
V
REF
= 40mV以内
0
V
REF
+ 350mV的
V
REF
= 350mV的
V
DDQ
+ 0.5V
V
REF
= 180mV
–20
20
70
1.25
V
REF
典型值
最大
3.6
2.7
1.35
V
REF
+ 40mV以内
V
CC
单位
V
V
V
V
V
V
V
V
V
mA
mA
°C
TAMB
工作自由空气的温度范围内
注意：
1.未使用的控制输入必须保持高电平或低电平，以防止它们飘浮。
DC电气特性
在推荐的工作条件。电压参考GND（地= 0V）。
范围
符号
V
IK
V
OH
参数
I / O电源电压
高电平输出电压
测试条件
V
CC
= 2.3V ;我
I
= -18mA
V
CC
= 2.3V至2.7V ;我
OH
= –100A
V
CC
= 2.3V ;我
OH
= -8mA
V
CC
= 2.3V ;我
OH
= -16mA
V
CC
= 2.3V至2.7V ;我
OL
= –100A
V
OL
V
CMR
V
PP
低电平输出电压
CLK ， CLK
CLK ， CLK
V
CC
= 2.3V ;我
OL
= -8mA
V
CC
= 2.3V ;我
OL
= -16mA
共模范围为可靠的性能
最小的峰 - 峰值输入，以确保逻辑状态
V
CC
= 2.7V ; V
I
= 1.7V或0.8V
数据输入RESET
输入，
V
CC
= 2.7V ; V
I
= 2.7V或0V
V
CC
= 3.6V ; V
I
= 1.7V或0.8V
V
CC
= 3.6V ; V
I
= 2.7V或0V
I
I
CLK ，
CLK CLK
V
CC
= 2.7V ; V
I
= 1.7V或0.8V
V
CC
= 2.7V ; V
I
= 2.7V或0V
V
CC
= 3.6V ; V
I
= 1.7V或0.8V
V
CC
= 3.6V ; V
I
= 2.7V或0V
V
REF
V
CC
= 2.7V
V
CC
= 3.6V
V
CC
= 2.7V ; V
I
= 1.7V或0.8V
I
CC
静态电源电流
osite
CLK和CLK相反
状态
1
V
CC
= 2.7V ; V
I
= 2.7V或0V
V
CC
= 3.6V ; V
I
= 1.7V或0.8V
V
CC
= 3.6V ; V
I
= 2.7V或0V
注意事项：
1.当CLK和CLK都很高，一般我
CC
= 25毫安。
2.所有典型值是在V
CC
= 3.3V和T
AMB
= 25 ℃（除非另有规定） 。
V
REF
= 1.15V或1.35V
1 15V 1 35V
V
REF
= 1.15V或1.35V
1 15V 1 35V
V
REF
= 1.15V或1.35V
1 15V 1 35V
0.97
360
0.01
0.01
0.01
0.01
0.05
0.05
0.05
0.05
0.05
0.05
12
10
12
10
±5
±5
±5
±5
±5
±5
±5
±5
±5
±5
25
25
25
25
mA
mA
A
A
A
V
CC
– 0.2
1.95
1.95
2.3
2.2
2.1
0.002
0.14
0.30
0.2
0.35
0.35
1.53
V
mV
V
温度为0 ° C至+ 70°C
民
典型值
2
最大
–1.2
V
单位
1999年09月30日
4
飞利浦半导体
产品speci fi cation
14位SSTL_2注册驱动程序
差分时钟输入
SSTL16857
时序要求
在推荐工作条件;牛逼
AMB
= 0_C至+ 70_C （除非另有说明）（参见图1）
范围
符号
参数
测试条件
V
CC
= 2.5V
±0.2V
民
f
时钟
t
w
t
su
t
h
时钟频率
脉冲持续时间， CLK ， CLK高或低
CLK ↑数据之前， CLK ↓
建立时间
保持时间
CLK ↑之前高电平复位， CLK ↓
1.0
0.8
0.8
0.5
最大
200
1.0
0.9
1.0
0.5
ns
ns
V
CC
= 3.3V
±0.3V
民
最大
200
兆赫
ns
单位
开关特性
在推荐工作条件;牛逼
AMB
= 0 ° C至+ 70°C ; V
DDQ
= 2.3 - 2.7V和V
DDQ
不超过V
CC.
I级，V
REF
= V
TT
= V
DDQ
×0.5和C
L
= 10pF的（除非另有说明）（参见图1）
范围
符号
从
（输入）
最大时钟频率
CLK和CLK
RESET
Q
Q
TO
（输出）
V
CC
= 2.5V
±0.2V
民
f
最大
t
PLH
/t
PHL
t
PHL
200
1.0
2.0
3.1
5.0
最大
范围
V
CC
= 3.3V
±0.3V
民
200
0.7
1.4
2.6
4.0
最大
兆赫
ns
ns
单位
二百分之一百八十四针DDR SDRAM DIMM
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
背面
CBT
CBT
CBT
CBT
CBT
CBT
CBT
CBT
CBT
CBT3857 （9）
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
SDRAM
正面
SSTL16857
SSTL16857
PCK857
PLL时钟分配器件和SSTL登记的司机减少
该存储器控制器上的信号的负载和防止定时延迟和
波形失真会导致不可靠的操作
SDRAM
SW00393
1999年09月30日
5
QQ：2880707522 复制
