2兆位闪存LPC
SST49LF020
SST49LF0202兆LPC闪存
超前信息
产品特点：
标准LPC接口
符合英特尔LPC接口规范1.0
组织为256K ×8
灵活的擦除能力
- 统一4K字节扇区
- 统一16K字节覆盖块
- 16千字节热门引导块保护
- 芯片擦除的PP模式
单3.0-3.6V读写操作
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗
- 读操作工作电流10 mA（典型值）
- 待机电流： 10 μA （典型值）
快速扇区擦除/字节编程操作
- 扇区擦除时间： 18毫秒（典型值）
- 块擦除时间： 18毫秒（典型值）
- 芯片擦除时间： 70毫秒（典型值）
- 字节编程时间： 14 μs（典型值）
- 芯片重写时间：4秒（典型值）
- 单脉冲编程或擦除
- 内部时序产生
两种操作模式
- 低引脚数（ LPC ）接口模式
在系统运行
- 并行编程（ PP）模式快速生产
程序设计
LPC接口模式
- 支承5-信号通信接口
字节读取和写入
- 33 MHz的时钟频率运行
- WP ＃和TBL ＃引脚提供硬件写保护
对于整个芯片和/或顶部引导块
- SDP标准命令集
- 数据＃查询和翻转位的
检测结束写入的
- 5 GPI引脚的系统设计灵活性
并行编程（ PP ）模式
- 11引脚复用的地址和
8引脚的数据I / O接口
- 支持快速的在系统或PROM编程
制造
CMOS I / O兼容性
封装
- 32引脚PLCC
- 32引脚TSOP （采用8mm x 14毫米）
产品说明
该SST49LF020闪存器件被设计成
与LPC总线的PC和互联网Applicance接口
应用程序。它提供保护的存储和
的另外的代码和数据更新到加入系统
经过五个通用输入（ GPI ）的设计灵活性。
该SST49LF020符合英特尔低引脚
数（LPC ）接口规范1.0 。两种接口
模式支持： LPC模式在系统编程
明和并行编程（ PP）模式快速厂
编程。
该SST49LF020闪存器件制造
与SST专有的高性能超快闪
技术。分裂栅单元设计和厚氧化
隧穿注入器可实现更高的可靠性和manufactura-
相容性与其他方法相比。该
SST49LF020设备显著提高性能
和可靠性，同时降低功耗。该
SST49LF020设备写入（编程或擦除）与
3.0-3.6V单一电源。它在使用更少的能源
擦除和程序比其他闪存技
nologies 。所消耗的总能量是一个函数
施加的电压，电流和应用的时间。由于对
任何给定的电压范围， SuperFlash技术
2001硅存储技术公司
S71175-02-000 5/01
526
1
编程电流更低，且具有更短的擦除时间内，
在任何擦除或编程消耗的总能量
操作低于其他闪存技
吉斯。该SST49LF020产品提供了最高
20μsec的字节编程时间。整个内存可以
擦除和在4仲编程逐字节通常
哔声，使用状态时，检测等功能瓶酒
GLE位或数据＃投票指示完成
程序操作。 SuperFlash技术支持
固定的擦除和编程时间，独立于num-的
擦除/编程周期的误码率已经完成。 There-
前的系统软件或硬件不必
进行校准或相关的累计数
擦除/编程周期为这一点不同于其他
闪存技术，其擦除和编程
时间的增加与积累的擦除/编程周期。
为了防止意外写操作时， SST49LF020
器件具有片上硬件和软件数据（ SDP ）
保护方案。它提供了一个典型的耐力
10万次。数据保留的额定功率为大于
100年。
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
强积金是Silicon Storage Technology的商标。英特尔是英特尔公司的注册商标。
规格若有变更，恕不另行通知。
2兆位闪存LPC
SST49LF020
超前信息
为了满足高密度的表面安装的要求，
SST49LF020器件采用32引脚TSOP和32
引脚PLCC封装。请参阅图1和图2为管脚和
表2引脚说明。
在操作开始时，主机可容纳的
LFRAME ＃活跃的几个时钟周期，甚至改变
开始值。在LAD [ 3 ： 0 ]总线锁存每个上升沿
在时钟的边缘。在其中LFRAME ＃去循环
无效时，最后锁存的值被取为开始值。
CE＃必须被断言一个周期的开始循环到前
选择SST49LF020的读取和写入操作。
一旦SST49LF020识别操作是有效的（一
启动所有零值） ，它接下来需要一个半字节表示
这是否是一个存储器读出或编程周期。一旦这个
被接收时，该设备现在准备好了地址和
数据周期。对于编程操作的数据周期将请遵循
低地址周期，并为读操作和TAR
发生的地址和数据周期之间的同步周期。
在每一个操作结束时，总线的控制必须是
通过一个2时钟的TAR周期返回到主机。
模式选择及说明
该SST49LF020闪存器件工作在两种
清晰的界面的模式：对LPC模式和并行
编程（PP）的模式。在模式引脚用于设置
接口模式选择。如果MODE引脚设置为逻辑
高，该装置是在聚丙烯模式;如果MODE引脚设置，而
低，该装置是在LPC模式。模式选择
针之前必须对设备的操作进行配置。
在LPC模式中，该设备使用被配置到它的主机
标准的LPC接口协议。通讯
主机和SST49LF020之间发生通过4位
I / O通讯信号， LAD [ 3 ： 0]和LFRAME ＃ 。
在PP中模式中，该设备通过一个11位的编程
地址和一个8位数据I / O并行信号。地址
输入进行多路复用的行和列由CON-选
控制信号R / C ＃引脚。行地址被映射到
较高的内部地址，列地址是
映射到较低的内部地址。请参阅设备的MEM
储器映射的地址分配。
设备存储器硬件写保护
顶Boot锁定（ TBL ＃ ）和写保护（WP ＃ ）引脚
提供了用于设备的硬件写保护
记忆中的SST49LF020 。该TBL ＃引脚用于
在最高的写保护4引导扇区（ 16千字节）
存储器地址范围。 WP ＃引脚写保护
在闪存其余部门。
在TBL ＃引脚低电平有效的信号，可以防止程序和
删除前的引导扇区操作。当TBL ＃引脚
高举，上引导扇区的写保护显示
体健。在WP ＃引脚功能相同的
设备内存的剩余行业。该TBL ＃和
WP ＃引脚写保护功能，独立运作
的另一个。
无论TBL ＃和WP ＃引脚必须设置为自己需要的
保护状态开始编程或擦除之前
操作。在TBL ＃产生的逻辑电平的变化或
WP ＃引脚在编程或擦除操作会
导致不可预知的结果。
LPC模式
设备操作
在LPC模式采用了5信号通信接口，
4位地址/数据总线， LAD [ 3：0] ，以及控制线，
LFRAME ＃ ，以控制SST49LF020的操作。
循环式操作，如存储器读和内存
写在英特尔低引脚数定义的接口Specifi-
阳离子， 1.0版。 JEDEC标准SDP （软件
数据保护）编程和擦除命令
序列被引入到标准的LPC MEM-
ORY周期。请参阅图8至图13的时序图
对于命令序列。
LPC操作通过4位地址/数据传输
总线（ LAD [ 3 ：0]） ，并按照特定的顺序，这取决于
荷兰国际集团对他们是否读或写操作。该
标准的LPC存储器周期在表13中定义。
无论LPC读写操作开始以类似的方式
如示于图6和图7的时序图。主人
（这是这里用来描述设备驱动的术语
内存）称LFRAME ＃为一个或多个时钟
公交车：并在LAD [ 0 3 ]驱动起始值。
RESET
A V
IL
在INIT ＃或RST ＃引脚启动设备复位。 INIT ＃
和RST ＃引脚内部具有相同的功能。它需要
开车INIT ＃或RST ＃引脚为低电平时系统复位到
确保正确的CPU初始化。
在读取操作期间，驾驶INIT ＃或RST ＃引脚为低电平
取消选择该设备，并将输出驱动器，
LAD [ 3：0] ，在一个高阻抗状态。复位信号必须
保持为低电平的时间T的持续时间最少
RSTP 。
复位
如果在一个执行复位过程的等待时间将会发生
编程或擦除操作。请参阅表12 ，复位时序
参数，以获取更多信息。在一个器件复位
活跃的编程或擦除将放弃操作，并MEM-
S71175-02-000 5/01
526
2001硅存储技术公司
2
2兆位闪存LPC
SST49LF020
超前信息
储器的内容可能会变得无效，由于数据被修改
已被打乱，从一个不完整的擦除或编程
操作。
G
ENERAL
P
URPOSE
I
NPUTS
R
EGISTER
针＃
位
7:5
4
功能
版权所有
GPI[4]
读取状态
通用输入引脚
GPI[3]
读取状态
通用输入引脚
GPI[2]
读取状态
通用输入引脚
GPI[1]
读取状态
通用输入引脚
GPI[0]
读取状态
通用输入引脚
32-PLCC
-
30
32-TSOP
-
7
LFRAME ＃
该LFRAME ＃标志着一个框架或端接的开始
化一个破碎的画面。断言LFRAME ＃为一个或
更多的时钟周期和驾驶上的有效START值
LAD [ 3：0]将启动设备的操作。该器件进入
待机状态下，当LFRAME ＃和CE ＃高，无
内部操作在进行中。
退出机制
如果LFRAME ＃被驱动为低电平的一个或多个时钟周期，能很好地协同
荷兰国际集团一LPC循环，该循环将被终止，该装置
将等待abort命令。主机必须驱动
LAD [ 3：0]与' 1111b上'（ ABORT指令）来返回
设备到就绪方式。如果跨过程中发生异常中断
最终写周期，数据可能会被错误地编程或
删除。它需要等待写操作的COM
完整的前中止命令的开始。这是中建议
谁料检查与数据＃投票的写入状态（ DQ
7
)
或翻转位（ DQ
6
）引脚。另外一个选择是等待
固定的写入时间到期。
3
15
3
4
16
2
1
5
17
0
6
18
注册
有一个寄存器可在SST49LF020 。该
通用输入寄存器。出现该寄存器
在4 GB的系统，其各自的地址位置
存储器映射。
通用输入寄存器
该GPI_REG （通用输入寄存器）
通过GPI的状态[ 4 ： 0 ]在对电销
SST49LF020 。因此建议在GPI的[4 ：0]引脚
在理想状态之前LFRAME ＃被拉低
为下一个总线周期的开始，并保持在该
状态，直到循环的结束。没有默认值
因为这是一个直通寄存器。该寄存器GPI
出现在FFBC0100H在4 GB的系统内存
地图。看到通用输入寄存器表的
GPI_REG位和功能。
CE＃
在CE ＃引脚，启用和禁用SST49LF020 ，连续的
曳读写设备的访问。要启用
SST49LF020的CE＃引脚必须驱动为低电平一个周期
以LFRAME ＃之前被拉低。对于写（擦除或亲
克）的周期中， CE＃引脚必须在跨中保持低
最终编程。当CE ＃为高电平时， SST49LF020是
置于低功耗待机模式。
2001硅存储技术公司
S71175-02-000 5/01
526
3
2兆位闪存LPC
SST49LF020
超前信息
并行编程模式
设备操作
命令用于启动存储器操作功能
该装置的系统蒸发散。该软件的COM的数据部分
命令序列被锁存WE＃上升沿。
在软件的命令序列中的行地址
被锁存， R / C＃下降沿和列
地址被锁存， R / C＃的上升沿。
块擦除操作
在块擦除操作允许系统来擦除
设备在16 K字节均匀的块大小。块擦除
通过执行一个6字节的命令开始运行
软件数据保护块 - 装载序列
擦除命令（ 50H ）和块地址。内部
第六WE ＃脉冲之后的块擦除操作开始。
最终的擦除就可以利用数据＃确定
查询或翻转位的方法。参见图21块 -
擦除时序波形。在写任何命令
该块擦除操作将被忽略。
读
该SST49LF020设备的读操作所配置
通过OE ＃控制。 OE＃为输出控制，并用于
从门控输出引脚的数据。指的是读周期
时序图，图15 ，了解更多详情。
芯片擦除
该SST49LF020设备提供了全片擦除操作
仅在聚丙烯模式，该模式允许用户将擦除整个
存储器阵列的“1”状态。这是有用的，当整个
设备必须快速擦除。
通过执行六发起的芯片擦除操作
字节与软件数据保护指令序列
在过去的芯片擦除命令（ 10H ）地址为5555H
字节序列。内部擦除操作开始
第六WE＃上升沿。在内部擦除
操作时，唯一有效的阅读是翻转位或数据＃查询。
看该命令序列表4 ，图22为
片擦除的时序图，图34为流程图。
全片擦除操作期间写入的任何命令
将被忽略。
RESET
驱动RST ＃低将启动的硬件复位
SST49LF020.
字节编程操作
该SST49LF020器件进行编程上的逐字节
的基础。通过执行启动字节编程操作
软件数据亲一个四字节的命令序列负载
tection与地址（BA）和数据中的最后一个字节
序列。在字节编程操作，该行
地址（A
10
-A
0
）被锁存， R / C＃下降沿
列地址（A
21
-A
11
）被锁存，上升沿
的R / C＃ 。数据总线被锁定在WE＃上升沿。
编程操作，一旦启动，将完成，
在20微秒。参见图7和图19的编程操作
时序图和图31为其流程图。在
程序运行时，唯一有效的读操作是数据＃投票
和切换位。在内部编程操作，
主机可以自由地执行其他任务。任何命令令状
10内部程序运行过程中会被忽略。
写操作状态检测
该SST49LF020器件提供两种软件方法
检测完成写（编程或擦除）的
周期中，为了优化系统写周期时间。
软件检测包含两个状态位：数据＃
投票（ DQ
7
），并触发位（ DQ
6)
。对了，写结束
检测模式后的WE＃上升沿启用
启动内部编程或擦除操作。
非易失性写操作的实际完成是异步的
异步的与系统;因此，无论是数据＃ Poll-
荷兰国际集团或翻转位的读操作可以同时与
在写入周期中完成。如果出现这种情况，系统
可能得到一个错误的结果，即，有效数据可以
看来无论是与DQ发生冲突
7
或者DQ
6
。为了预
泄杂散抑制，如果一个错误的结果发生时，该
软件程序应包括循环读取
访问的位置的附加两（2）倍。如果两个
读数都是有效的，则该设备已完成写
周期，否则拒绝是有效的。
扇区擦除操作
扇区擦除操作使系统删除
上一个扇区到扇区的基础设备。部门架构设计师用手工
tecture是基于4K字节均匀的扇区大小。该
通过执行一个六字节级启动扇区擦除操作
软件数据保护指令装载序列
与扇区擦除命令（ 30H ）和扇区地址
（ SA ）在最后一个总线周期。内部擦除操作
第六WE ＃脉冲之后开始。最终的擦除即可
通过数据＃查询或翻转位确定
的方法。参见图20扇区擦除时序波形
形式。在扇区擦除期间写入的任何命令
操作将被忽略。
2001硅存储技术公司
S71175-02-000 5/01
526
4
2兆位闪存LPC
SST49LF020
超前信息
数据＃投票（ DQ
7
)
当SST49LF020装置是在内部编程
操作中，任何尝试读取DQ
7
将产生的COM
二进制补码的真实数据。一旦程序操作
完成后， DQ
7
将产生真正的数据。该装置是再
准备下一次操作。在内部擦除操作
化，任何尝试读取DQ
7
会产生一个'0'。一旦
内部擦除操作完成后， DQ
7
会产生一个
'1'。该数据＃查询后的第四个上升沿有效
WE＃脉冲进行编程操作。对于扇区，块或
芯片擦除，数据＃查询后上升沿有效
第六WE ＃脉冲。参见图9和图17的数据＃投票
时序图和图33的流程图。
6字节装入序列。该SST49LF020设备
与软件数据保护永久发货
启用。请参阅表4为特定的软件命令
码。在SDP命令序列，无效的COM
指令都会中止设备读取模式， T内
RC
.
电气规格
交流和直流规格为LPC接口信号
（ LAD [ 3：0] 。 ， LCLCK LFRAME ＃和RST ＃ ）中所定义
在“ PCI本地总线规范2.1版”的第4.2.2节。
参考表5，用于将直流电压和电流规格
系统蒸发散。参考表11 ，12，14 ，和15，用于将AC定时
规格为时钟，读取，编程，擦除和复位
操作。
切换位（ DQ
6
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交替的“0 ”
和“1 ”，即，在“0 ”和“1 ”进行切换。当间
完成最终编程或擦除操作，则这种切换
将停止。该设备然后准备进行下一次操作。
切换位后的第4个WE ＃上升沿有效
脉冲编程操作。对于扇区，块擦除或芯片级
擦除，切换位之后第六个上升沿有效
WE＃脉冲。参见图10和图18的翻转位时序
图，图32为一个流程图。
产品标识模式
产品标识方式将设备识别为
SST49LF020和制造商为SST。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST49LF020
00000H
00001H
数据
BFH
61H
T1.4 526
数据保护
该SST49LF020设备提供硬件和软件
洁具功能，以防止意外的非易失性数据
写道。
设计注意事项
SST建议采用高频0.1 μF的陶瓷capac-
itor被放置在尽可能靠近V之间
DD
和
V
SS
小于1厘米的距离从V
DD
销装置的。
此外，低频4.7 μF电解电容
从V
DD
到V
SS
应放置在5厘米Ⅴ的
DD
引脚。如果您使用的套接字编程目的添加
额外的1-10 μF旁边的每个插槽。
在RST ＃引脚必须在V保持稳定
IH
对于整个持续时间
化的擦除操作。 WP ＃必须在V保持稳定
IH
在擦除和编程操作的整个过程
用于非引导块扇区。将数据写入到所述顶部的引导
块行业看， TBL ＃引脚也必须保持在V稳定
IH
在擦除和编程操作的整个过程。
硬件数据保护
噪声/毛刺保护： WE ＃脉冲小于5纳秒会
不启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， WE＃高会抑制
在写操作。这可以防止在意外写入
上电或断电。
软件数据保护（ SDP ）
该SST49LF020提供了JEDEC核准软
洁具的数据保护方案的所有数据修改操作
化，即编程和擦除。任何编程操作
需要包含的一系列的三字节序列。
三个字节装入序列用于启动副校
克操作，提供从不经意的最佳保护
耳鼻喉科写操作，例如，在系统上电或
掉电。任何擦除操作需要列入
2001硅存储技术公司
S71175-02-000 5/01
526
5
QQ：2881677436 复制
