2兆位/ 3兆位/ 4兆位/ 8兆位固件枢纽
SST49LF002A / SST49LF003A / SST49LF004A / SST49LF008A
SST49LF002A / 003A / 004A / 008A2万桶/ 3兆/ 4兆/ 8 Mb的固件枢纽为Intel 8XX芯片组
超前信息
产品特点：
固件枢纽为Intel 8XX芯片组
2兆， 3兆， 4兆或8兆比特的SuperFlash
为代码/数据存储存储器阵列
- SST49LF002A ： 256K ×8 （ 2兆）
- SST49LF003A ： 384K ×8 （ 3兆）
- SST49LF004A ： 512K ×8 （ 4兆）
- SST49LF008A ： 1024K X8 （ 8兆位）
灵活的擦除能力
- 统一4K字节扇区
- 统一16K字节覆盖块
SST49LF002A
- 统一64 K字节覆盖块
SST49LF003A/004A/008A
- 热门引导块保护
- 16K字节的SST49LF002A
- 64 K字节的SST49LF003A / 004A / 008A
- 芯片擦除的PP模式下
单3.0-3.6V读写操作
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗
- 读操作工作电流：6 mA（典型值）
- 待机电流： 10 μA （典型值）
快速扇区擦除/字节编程操作
- 扇区擦除时间： 18毫秒（典型值）
- 块擦除时间： 18毫秒（典型值）
- 芯片擦除时间： 70毫秒（典型值）
- 字节编程时间： 14 μs（典型值）
- 芯片重写时间：
SST49LF002A ：4秒（典型值）
SST49LF003A ：6秒（典型值）
SST49LF004A ：8秒（典型值）
SST49LF008A ：15秒（典型值）
- 单脉冲编程或擦除
- 内部时序产生
两种操作模式
- 固件枢纽接口（ FWH ）模式
在系统运行
- 并行编程（ PP）模式快速
生产编程
固件枢纽的硬件接口模式
- 支承5-信号通信接口
字节读取和写入
- 33 MHz的时钟频率运行
- WP ＃和TBL ＃引脚提供了硬件写
为保护整个芯片和/或顶部引导块
- 块锁定注册的所有块
- SDP标准命令集
- 数据＃投票和切换位的写操作结束的
发现
- 5 GPI引脚的系统设计灵活性
- 4 ID引脚多芯片选择
并行编程（ PP ）模式
- 11引脚复用的地址和
8针数据I / O接口
- 支持快速的在系统或PROM编程
制造
CMOS和PCI I / O兼容性
封装
- 32引脚PLCC
- 32引脚TSOP （采用8mm x 14毫米）
产品说明
该SST49LF00xA快闪存储器装置的设计
要读取兼容英特尔82802固件枢纽
（ FWH ）设备的PC -BIOS应用程序。它提供了亲
tection用于代码和数据的存储和更新
除了通过五增加系统设计的灵活性
通用输入。两种接口模式是支持
移植的SST49LF00xA ：固件枢纽（ FWH ）
用于在系统编程和并行接口模式
编程（ PP）模式快速工厂编程
PC机的BIOS程序。
该SST49LF00xA快闪存储器装置是制造
捕获的原始图像与SST专有的高性能超
闪存技术。分裂栅单元设计和厚
氧化物隧道喷油器实现更高的可靠性和制造
facturability与其他方法相比。该
SST49LF00xA设备显著提高性能
和可靠性，同时降低功耗。该
SST49LF00xA设备写（编程或擦除）与
3.0-3.6V单一电源。它在使用更少的能源
擦除和程序比其他闪存技
nologies 。所消耗的总能量是一个函数
施加的电压，电流和应用的时间。由于对
2001硅存储技术公司
S71161-06-000 9/01
504
1
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
强积金是Silicon Storage Technology的商标。英特尔是英特尔公司的注册商标。
规格若有变更，恕不另行通知。
2兆位/ 3兆位/ 4兆位/ 8兆位固件枢纽
SST49LF002A / SST49LF003A / SST49LF004A / SST49LF008A
超前信息
任何给定的电压范围， SuperFlash技术
编程电流更低，且具有更短的擦除时间内，
在任何擦除或编程的总能量消耗的能操作
ATION低于其他闪存技术。
该SST49LF00xA产品提供了最大的针对字节
20微秒的节目时间。整个内存可以
擦除和在15仲编程逐字节通常
哔声为8兆位装置中，当使用状态检测
功能，如翻转位或数据＃投票指示
编程操作的完成。的超快闪技
术提供了固定的擦除和编程时间， indepen-
擦除/编程周期具有的数量的凹
进行。因此，系统软件或硬件
不必进行校准或相关的cumu-
擦除/编程周期的必要迟来数
与其他闪存技术，其擦除
并计划时间的增加与积累擦除/亲
克周期。
为了防止意外写操作时， SST49LF00xA
装置采用的硬件和软件数据（ SDP）的保护
化方案。它可提供典型的耐力
10万次。数据保留的额定功率为大于100
年。
为了满足高密度的表面安装的要求，
SST49LF00xA器件采用32引脚TSOP和32
引脚PLCC封装。参见图7和8为管脚和
表8引脚说明。
主机和SST49LF00xA之间讯通过发生
4位I / O通讯信号， FWH [ 3 ： 0 ]和
FWH4 。在PP中模式中，该设备通过一个编程-11-
位地址和一个8位数据I / O并行信号。该
地址输入被复用的行和列
通过控制信号R / C ＃引脚选择。列
地址被映射到更高的内部地址，
和行地址被映射到所述下部内部
地址。参见图3中的器件存储器映射
通过6地址分配。
固件枢纽（ FWH ）模式
设备操作
该FWH模式采用了5信号通信接口，
FWH [3：0 ]和FWH4 ，以控制的动作
SST49LF00xA 。操作，如内存读取和
内存写入采用了英特尔FWH专有协议。 JEDEC
标准SDP （软件数据保护）字节编程，
扇区擦除和块擦除命令序列
纳入FWH存储周期。芯片擦除是
仅适用于PP模式。
该器件进入待机模式，当FWH4高，
没有内部操作正在进行中。该设备处于就绪
模式时FWH4低，无活性的FWH总线上。
固件枢纽接口周期
地址和数据被转移到并从
SST49LF00xA由一系列的“田” ，其中每个字段CON-
tains 4位的数据。 ST49LF00xA只支持单字节
读取和写入操作，并且所有字段都是一个时钟周期的长度。
场顺序和内容的严格定义阅读
和写入操作。本节讨论参考
从SST49LF00xA的“的角度看地址
看来，“一些计算将需要这些翻译到
在存储器映射中，如果实际位置（反之亦然）
多个存储装置被用于在总线上。表1和表2
列出阅读领域的序列和写周期。
模式选择及说明
该SST49LF00xA闪存设备可以工作在
两种不同的接口模式：在固件枢纽接口
（ FWH ）模式和并行编程（ PP ）模式。
在IC （接口配置销）被用于设置
接口模式选择。如果IC引脚设置为逻辑高电平时，
该装置是在聚丙烯模式;如果IC引脚设置为低电平时，
该装置是在FWH模式。该IC的选择引脚必须
之前的设备的操作进行配置。该IC引脚
内部上拉下来，如果该引脚没有连接。在FWH
模式，该设备配置有其主机接口
采用英特尔固件枢纽专有协议。 Commu-
2001硅存储技术公司
S71161-06-000 9/01
504
2
2兆位/ 3兆位/ 4兆位/ 8兆位固件枢纽
SST49LF002A / SST49LF003A / SST49LF004A / SST49LF008A
超前信息
表1 ： FWH
EAD
C
YCLE
时钟
周期
1
场
名字
开始
字段内容
FWH [3：0 ]
1
1101
FWH [3：0 ]
方向
IN
评论
FWH4必须为有效（低电平）的部分响应。只有
上次启动现场（前FWH4转换的高点）应该是
认可。开始字段内容表示FWH
内存读周期。
表示这FWH设备应该响应。如果到IDSEL （ID
选择）字段中的值相匹配的ID [3：0 ] ，则该特定设备
将响应整个总线周期。
这些7个时钟周期构成的28位存储器
地址。 YYYY是整个报告的一四位。
地址传输时最显著四位。
这种尺寸的字段表示有多少字节会或反
在多字节操作ferred 。该SST49LF00xA会
只支持单字节操作。 IMSIZE = 0000B
在这个时钟周期，主（英特尔ICH ）带动了公交车
然后浮到所有的'1' ，然后漂浮总线，之前下一个
时钟周期。这是公交车“转变的第一部分
周期。 “
在SST49LF00xA需要在此总线控制
周期。在下一时钟周期，将找到的“sync
数据“。
在该时钟周期中， FWH将产生一个“现成
同步“ （ RSYNC ），这表明的最低显著半字节
最不显著的字节将在未来提供
时钟周期。
YYYY是对最不显著四位最低显著
数据字节。
YYYY是一年中最显著四位最低显著
数据字节。
在这个时钟周期， SST49LF00xA带动了公交车
全部为一，然后漂浮之前的下一个时钟周期的总线。
这是在总线的第一部分“转换周期”。
主（英特尔ICH）期间恢复对总线的控制
这个周期。
T1.3 504
2
IDSEL
0000 1111
IN
3-9
IMADDR
YYYY
IN
10
IMSIZE
0000 （ 1个字节）
IN
11
TAR0
1111
IN
然后浮
12
TAR1
1111 （浮点）
FL燕麦
那么OUT
OUT
13
rsync的
0000 （ READY ）
14
15
16
数据
数据
TAR0
YYYY
YYYY
1111
OUT
OUT
OUT
然后浮
然后浮
IN
17
TAR1
1111 （浮点）
1.字段内容是关于本时钟周期的上升沿有效。
CLK
FWH4
FWH [3：0 ]
STR
IDS
IMADDR
IMS
TAR
rsync的
数据
TAR
504 ILL F59.1
图1：S
炉火
-B
YTE
R
EAD
W
AVEFORMS
2001硅存储技术公司
S71161-06-000 9/01
504
3
2兆位/ 3兆位/ 4兆位/ 8兆位固件枢纽
SST49LF002A / SST49LF003A / SST49LF004A / SST49LF008A
超前信息
表2 ： FWH W
RITE
C
YCLE
时钟
周期
1
场
名字
开始
字段内容
FWH [3：0 ]
1
1110
FWH [3：0 ]
方向
IN
评论
FWH4必须为有效（低电平）的部分响应。
只有最后开始字段（前FWH4过渡
高点）应该得到承认。开始字段内容
表示FWH存储器读周期。
表示这SST49LF00xA设备应
应对。如果IDSEL （ ID选择）字段匹配
价值ID [3： 0]，则该特定设备将响应
到整个总线周期。
这些7个时钟周期构成的28位存储器
地址。 YYYY是整个报告的一四位。
地址传输时最显著四位。
此大小字段表示有多少字节会
在多字节操作传送。该FWH
仅支持单字节写入。 IMSIZE = 0000B
此字段是数据字节的最低显著四位。
这个数据是操作的数据被编程到
闪存或任何有效的flash命令。
此字段是数据字节的最显著四位。
在这个时钟周期，主（英特尔ICH ）带动了
然后浮路公交车到全'1' ，然后前漂巴士
在下一个时钟周期。这是在总线的第一部分
“周转周期。 ”
在SST49LF00xA需要在此总线控制
周期。在下一时钟周期将被驱动
“同步”数据。
该SST49LF00xA输出值0000 ，它指示
荷兰国际集团，它已经接收到的数据或闪速命令。
在该时钟周期中， SST49LF00xA推动了
公交车所有的然后浮'1' ，然后前漂巴士
在下一个时钟周期。这是在总线的第一部分
“周转周期。 ”
主（英特尔ICH）期间恢复对总线的控制
这个周期。
T2.4 504
2
IDSEL
0000 1111
IN
3-9
IMADDR
YYYY
IN
10
IMSIZE
0000 （ 1个字节）
IN
11
数据
YYYY
IN
12
13
数据
TAR0
YYYY
1111
IN
在随后浮动
14
TAR1
1111 （浮点）
浮法则OUT
15
16
rsync的
TAR0
0000
1111
OUT
OUT然后浮
17
TAR1
1111 （浮点）
浮动则在
1.字段内容是关于本时钟周期的上升沿有效。
CLK
FWH4
FWH [3：0 ]
STR
IDS
IMADDR
IMS
数据
TAR
rsync的
TAR
504 ILL F60.1
图2 ：W
RITE
W
AVEFORMS
2001硅存储技术公司
S71161-06-000 9/01
504
4
2兆位/ 3兆位/ 4兆位/ 8兆位固件枢纽
SST49LF002A / SST49LF003A / SST49LF004A / SST49LF008A
超前信息
退出机制
如果FWH4是在一个驱动为低的一个或多个时钟周期
FWH循环，该循环将被终止，设备将
等待abort命令。主机必须驱动
FWH [ 3 ： 0 ]与“ 1111B ” （ Abort命令）返回
设备就绪模式。如果在内部发生时中止
写周期，数据可能被错误地编程或
删除。它需要等待写操作的COM
完整的前中止命令的开始。这是中建议
谁料检查与数据＃投票的写入状态（ DQ
7
)
或翻转位（ DQ
6
）引脚。另外一个选择是等待
固定的写入时间到期。
闪速存储器的地址范围为SST49LF003A /
004A / 008A和4个引导扇区（ 16K字节）的
SST49LF002A 。 WP ＃引脚写保护剩余的
扇区中的闪速存储器。
在TBL ＃引脚低电平有效的信号，可以防止程序和
删除前的引导扇区操作。当TBL ＃引脚
高举写保护上的引导扇区，然后
通过引导块锁定寄存器决定。在WP ＃
针具有相同的作用对剩余的扇区
设备内存。该TBL ＃和WP ＃引脚写保护
化功能彼此独立地进行操作。
无论TBL ＃和WP ＃引脚必须设置为自己需要的
保护状态开始编程或擦除之前
操作。在TBL ＃产生的逻辑电平的变化或
WP ＃引脚在编程或擦除操作会
导致不可预知的结果。 TBL ＃和WP ＃引脚不能
悬空。
TBL ＃内部或运算，顶引导块锁定
注册。当TBL ＃为低时，顶部引导块是硬
将写的状态洁具写保护无关
锁定位的引导块锁定寄存器。清除
写保护位的寄存器时， TBL ＃为低将有
没有功能性的效果，即使该寄存器可以指示
该块不再被锁定。
WP ＃内部或运算的块锁定寄存器。
当WP ＃为低电平时，模块是硬件写亲
tected不管写锁定位的状态的
相应的块锁定寄存器。清除
写保护位中的任何寄存器时， WP＃为低电平将有
没有功能性的效果，即使该寄存器可以指示
该块不再被锁定。
响应无效的字段
在FWH操作， FWH不会明确表示
它已收到无效的字段顺序。响应
到特定无效字段或序列如下：
地址超出范围：
该FWH地址序列
7字段长（ 28位），但只有最后五个地址字段
（20位）将由SST49LF00xA进行解码。
地址
22
有导演的特殊功能和读取
写入到闪存芯（A
22
= 1） ，或寄存器空间
(A
22
=0).
该SST49LF003A特征等同于
SST49LF004A 128 K字节的内存更少。对于
SST49LF003A ，操作超出3兆位bound-
元（以下20000H ）无效（请参阅设备内存
地图） 。无效的地址范围的地点会为已读
00H.
无效IMSIZE领域：
如果FWH接收到一个无效的大小
读或写操作过程中现场，设备将重新设置
并没有动作进行尝试。该SST49LF00xA会
不会产生任何响应这一情况。 Invalid-
对于读/写周期大小字段是什么，但0000B 。
一旦有效启动， IDSEL和IMSIZE领域进行接收，
该SST49LF00xA始终将随后作出回应
输入，就好像它们是有效的。只要设备的状态
FWH [3：0 ]和FWH4是已知的，的反应
SST49LF00xA的信号在FWH周期的接收
应该是可预测的。该SST49LF00xA将不
尝试检查传入的闪光操作的有效性
命令。
RESET
A V
IL
在INIT ＃或RST ＃引脚启动设备复位。 INIT ＃
和RST ＃引脚内部具有相同的功能。这是
开车INIT ＃或RST ＃引脚为低电平，系统过程中需要
复位，以确保正确的CPU初始化。
在读取操作期间，驾驶INIT ＃或RST ＃引脚为低电平
取消选择该设备，并将输出驱动器，
FWH [3： 0]，在一个高阻抗状态。复位信号
必须保持为低电平的时间T的持续时间最少
RSTP 。
A
复位延迟会发生，如果执行复位程序
在编程或擦除操作。请参阅表18 ，复位
时序参数的详细信息。器件复位
在积极的编程或擦除会放弃操作
和存储器的内容可能会由于数据无效
被修改或损坏，从一个不完整的擦除或
程序操作。
设备存储器硬件写保护
顶Boot锁定（ TBL ＃ ）和写保护（WP ＃ ）引脚
提供了用于设备的硬件写保护
记忆中的SST49LF00xA 。该TBL ＃引脚用于
在最高的写保护16引导扇区（ 64 K字节）
2001硅存储技术公司
S71161-06-000 9/01
504
5
QQ：2881677436 复制
