32百万位元双组闪存+ 4兆位的SRAM ComboMemory
SST34HF324G
SST34HF324G32Mb双组闪存+ 4 Mb的SRAM MCP ComboMemory
数据表
产品特点：
闪光灯组织： 2M X16
- 32兆位： 24Mbit +的8Mbit
并发操作
- 读取或写入SRAM时
擦除/编程闪存
SRAM组织：
- 4兆位： 256K X16
单2.7-3.3V读写操作
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗（典型值@ 5 MHz的）
- 工作电流：是Flash 10 mA（典型值）
SRAM 6毫安（典型值）
- 待机电流： 10 μA （典型值）
硬件扇区保护（ WP ＃ ）
- 保护4外大部分行业（ 8K字）在
通过举办WP ＃低，取消保护小银行
通过举办WP ＃高
硬件复位引脚（ RST ＃ ）
- 复位内部状态机读
数据数组
扇区擦除功能
- 统一2K字扇区
块擦除功能
- 统一32K字块
读取时间
- 闪光： 70纳秒
- SRAM ： 70纳秒
擦除暂停/擦除恢复功能
锁存地址和数据
快速擦除和字编程（典型值） ：
- 扇区擦除时间： 18毫秒
- 块擦除时间： 18毫秒
- 芯片擦除时间： 35毫秒
- 计划时间： 7微秒
自动写时序
=内部
V
PP
GENERATION
检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
封装
- 48球LFBGA （ 6× 8毫米）
所有非铅（无铅）器件均符合RoHS标准
产品说明
该SST34HF324G ComboMemory器件集成了
与X16 256K CMOS 2M x16的CMOS闪存库
在一个多芯片封装（MCP ）的SRAM存储器组。
这些器件采用SST专有的，高制造
高性能CMOS超快闪技术的掺入
分裂栅单元设计和厚氧化层隧穿注入
以实现更高的可靠性和可制造性比较
与其他方法。该SST34HF324G设备
是理想的应用，如蜂窝电话，全球定位系统
设备，PDA等便携式电子在一个设备
低功耗和小尺寸的系统。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其擦除
并积累了擦除/编程亲次数的增加
克周期。该SST34HF324G器件提供了瓜拉尼
开球10000次耐力。数据保留的额定功率为
超过100年以上。凭借高性能的程序
操作，闪速存储器组提供一个典型的亲
2006硅存储技术公司
S71310-00-000
6/06
1
克时间为7微秒。整个闪存银行可以
擦除和编程的字的字在4秒（典型
美云）为SST34HF324G ，使用界面功能时，
如翻转位或数据＃投票指示完井
程序化操作。为了防止意外
闪存的写入，将SST34HF324G器件包含片上
硬件和软件数据保护方案。
闪存和SRAM作为两个独立的内存
银行与各银行的使能信号。内存
银行的选择是由两个银行的使能信号完成的。该
SRAM存储器使能信号， BES ＃ ，选择SRAM银行。
闪速存储器组使能信号， BEF ＃ ，必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。存储银行
叠加在相同的存储器地址空间，其中
他们有着共同的地址线，数据线， WE ＃和
OE ＃这最大限度地降低功耗和面积。看
表3为内存的组织。
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
ComboMemory是Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
32百万位元双组闪存+ 4兆位的SRAM ComboMemory
SST34HF324G
数据表
设计，制造和测试应用程序的要求还
荷兰国际集团的低功耗和小尺寸，将SST34HF324G
提供商业和扩展温度范围
和小尺寸封装，以满足电路板空间限制
straint要求。参见图2引脚分配。
FLASH程序操作
这些设备被编程在字的字的基础。
在编程之前，必须确保该扇区
正被编程的完全擦除。
程序操作完成三个步骤：
设备操作
该SST34HF324G使用BES ＃和BEF ＃控制操作
化无论是闪存或SRAM存储体。当
BEF ＃为低电平，闪存库被用于读取，编程激活
或擦除操作。当BES ＃为低的SRAM被激
氧基团的读取和写入操作。 BEF ＃和BES ＃易拉罐
不会在同时较低的水平。
如果所有银行启用
信号被认定时，总线争用将导致与
设备可能会受到永久性的损伤。
所有地址，
数据和控制线由闪存和SRAM共享
记忆库，最大限度地减少功耗和
装载。该器件进入待机状态时， BEF ＃和
BES ＃银行能够提高到V
IHC
（逻辑高电平）或
当BEF ＃高。
1.软件数据保护正在使用的开始
3字节装入序列。
2.地址和数据被加载。
在编程操作期间，地址是
锁存的任BEF ＃或WE ＃的下降沿，
为准过去。该数据被锁存的
任BEF ＃或WE ＃上升沿为准
先发生。
3.后启动内部编程操作
第四WE＃上升沿或BEF ＃ ，而─
先出现。编程操作，一旦ini-
tiated ，将在7微秒通常完成。
参见图7和图8为WE ＃和BEF ＃控制的亲
克操作时序图，图20为液流 -
图表。在编程操作期间，仅有的有效读
是数据＃查询和翻转位。在内部亲
克操作，主机可以自由地执行其他任务。
内部程序期间发出的任何命令操作
化被忽略。
并行读/写操作
该SST34HF324G提供的是独特的好处
能够读取或写入到SRAM中，同时
擦除或编程的Flash 。这允许数据替代方案
ATION代码被从SRAM中执行的，而改变
在Flash中的数据。下表列出了所有有效的状态。
并行读/写状态表
FL灰
编程/擦除
编程/擦除
SRAM
读
写
闪存以部门/块擦除操作
这些器件同时提供扇区擦除和块擦除
操作。这些操作允许系统来擦除
上一个扇区到扇区（或块逐块）为基础的设备。
扇区结构是基于均匀扇区大小
2K字。在块擦除方式是基于均匀
的32K字块大小。扇区擦除操作initi-
通过执行一个6字节的命令序列，以ated
扇区擦除命令（ 50H ）和扇区地址（SA）中
最后一个总线周期。由开始的块擦除操作
执行与块擦除一个6字节的命令序列
命令（ 30H ）和块地址（ BA ）的末班车
周期。扇区或块地址被锁存在下降
边缘的6个WE＃脉冲，而命令（ 30H或
50H ）被锁定在6个WE＃脉冲的上升沿。
内部擦除操作开始后的第6个WE ＃
脉搏。该块擦除或以部门在发出的任何命令
擦除操作将被忽略，除非擦除暂停和
擦除恢复。参见图12和图13的时序波形
形式。
该设备将忽略所有的SDP命令时擦除
或编程操作正在进行中。需要注意的是产品
识别命令使用SDP ;因此，这些的COM
指令都会还可以同时擦除或编程忽视
操作正在进行中。
Flash读操作
该SST34HF324G的读操作是由控制
BEF ＃和OE ＃ ，既要低，以便系统
获得的输出数据。 BEF ＃用于器件
选择。当BEF ＃为高电平时，芯片被取消选中，
只有待机功耗。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据总线
处于高阻抗状态时，无论BEF ＃或OE ＃为
高。请参阅进一步的读周期时序图
详细信息（图6）。
2006硅存储技术公司
S71310-00-000
6/06
2
32百万位元双组闪存+ 4兆位的SRAM ComboMemory
SST34HF324G
数据表
FLASH芯片擦除操作
该SST34HF324G提供了全片擦除操作，
它允许用户删除所有部门/块到“ 1 ”
状态。此时，该设备必须很快是有用
删除。
通过执行六发起的芯片擦除操作
与芯片擦除命令字节的命令序列（ 10H ）
在最后一个字节序列地址555H 。擦除
操作开始的6个WE＃上升沿或
BEF ＃ ，以先到为准。在擦除操作，
唯一有效的阅读是翻转位或数据＃查询。看
表6为命令序列，图11为定时
图，图23为流程图。任何命令
全片擦除操作期间发出的被忽略。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是数据＃投票
（ DQ
7
）或翻转位（ DQ
6
）读可以是同时与
在写周期完成的。如果出现这种情况，系统
可能得到一个错误的结果，即，有效数据可以
看来无论是与DQ发生冲突
7
或者DQ
6
。为了预
泄杂散抑制，如果一个错误的结果发生时，该
软件程序应包括循环读取
访问的位置的附加两（2）倍。如果两个读数
是有效的，则该设备已完成写周期，
否则拒绝是有效的。
闪存数据＃投票（ DQ
7
)
当设备处于内部程序运行过程中，
试图读取DQ
7
将产生的补
真正的数据。一旦程序操作完成后， DQ
7
将产生真正的数据。在内部擦除操作，任何
试图读取DQ
7
会产生一个'0'。一旦内部
擦除操作完成时， DQ的
7
将产生一个'1'。该
之后的第4个WE ＃上升沿数据＃投票是有效的（或
BEF ＃ ）脉冲编程操作。对于扇区，块，或
芯片擦除，数据＃查询后上升沿有效
第六WE ＃ （或BEF ＃）脉冲。参见图9为数据＃ Poll-
ING （ DQ
7
）的时序图和图21的流程图。
触发位（ DQ
6
和DQ
2
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后， DQ
6
位会
停止切换。该设备然后准备下一次操作
化。切换位之后的第四个上升沿有效
WE＃ （或BEF ＃）脉冲的程序操作。对于扇区，
块擦除或全片擦除，翻转位（ DQ
6
）是后的有效
第六WE ＃ （或BEF ＃ ）脉冲的上升沿。 DQ
6
将被设置为
“ 1 ” ，如果读操作试图对擦除可持
挂起的扇区/块。如果在开始编程操作
在没有选择的扇区/块擦除暂停模式时， DQ
6
将
切换。
另外一个触发位可在DQ
2
，它可以是
与DQ配合使用
6
检查是否一个特定的
部门正在积极擦除或擦除暂停。表1
显示详细的状态位信息。切换位（ DQ
2
)
为有效后，最后WE＃上升沿（或BEF ＃ ）
脉冲写入操作。参见图10为触发位时序
荷兰国际集团图，图21为一个流程图。
闪存擦除暂停/ -resume操作
在擦除暂停操作暂时挂起
部门或块擦除操作从而使数据能够
从任何存储单元读取或程序数据到任何
行业/未暂停擦除操作块。
该操作通过发出一个字节的命令执行
序列擦除暂停命令（ B0H ） 。该
设备会自动进入阅读后在20微秒模式
在擦除暂停命令已发出。有效数据
可从没有停止任何部门或块被读
从擦除操作。读地址的位置
擦除悬浮部门内/块将输出DQ
2
瓶酒
岭大战和DQ
6
在“1” 。而在擦除暂停模式下，亲
允许除了扇区或块克操作
选择擦除暂停。要恢复扇区擦除或
这已经暂停块擦除操作，
系统必须发出擦除继续命令。该
操作通过发出一个字节的命令执行
序列在任何擦除继续命令（ 30H ）
解决该1字节的序列。
Flash写操作状态检测
该SST34HF324G提供了两种软件方法来
检测完成的写（编程或擦除）
周期中，为了优化系统写周期时间。
软件检测包含两个状态位：数据＃
投票（ DQ
7
），并触发位（ DQ
6
） 。对了，写结束
检测模式后的WE ＃的上升沿使能
启动内部编程或擦除操作。
2006硅存储技术公司
S71310-00-000
6/06
3
32百万位元双组闪存+ 4兆位的SRAM ComboMemory
SST34HF324G
数据表
表1 ：写操作状态
状态
正常
手术
标准
节目
标准
抹去
使用擦除
暂停
模式
从阅读
抹去
暂停
部门/
块
从阅读
非擦除
暂停
部门/
块
节目
DQ
7
DQ7#
0
1
DQ
6
切换
切换
1
DQ
2
无切换
切换
切换
硬件复位（ RST ＃ ）
在RST ＃引脚提供了复位的硬件方法
设备读取阵列的数据。当RST ＃引脚保持低电平
对于至少吨
RP ，
任何正在进行的操作将终止，而
返回到读取模式（参见图17） 。如果没有内部
编程/擦除操作过程中，一个最小周期
的t
RHR
后RST ＃之前需要一个有效的驱动为高电平
阅读可以发生（参见图16） 。
已中断的擦除操作必须是
该设备后，重新开始恢复正常工作模式
以确保数据的完整性。参见图16和17的时机
图。
软件数据保护（ SDP ）
该SST34HF324G提供JEDEC标准软
洁具的数据保护方案的所有数据修改操作
系统蒸发散，即编程和擦除。任何编程操作
需要包含三字节序列。该
3字节装入序列用于启动程序
操作时，提供防止意外最佳的保护
在系统上电写操作，例如，或
掉电。任何擦除操作需要列入
6字节的序列。该SST34HF324G附带
软件数据保护永久启用。看
表6为特定的软件命令代码。中
SDP命令序列，无效命令会中止
设备T内读取模式
RC 。
DQ的内容
15
-
DQ
8
是“不关心”的任何SDP命令时
序列。
数据
数据
数据
DQ7#
切换
无切换
T1.0 1310
注意：
DQ
7,
DQ
6,
和DQ
2
阅读时需要一个有效的地址
状态信息。
数据保护
该SST34HF324G同时提供硬件和软件
功能，以防止非易失性数据免受意外写操作。
硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制写操作。这可以防止不经意
在上电或掉电ENT写道。
硬件块保护
该SST34HF324G提供硬件块保护
它保护的最外层8K字在银行1块
当WP ＃为低保护。参见图3块 -
保护位置。
用户可以通过驱动WP ＃高禁用块保护
因此允许擦除或数据的程序进入保护
部门。 WP ＃之前，必须发出写高举
指挥和保持稳定，直到整个写入后
操作已完成。
2006硅存储技术公司
S71310-00-000
6/06
4
32百万位元双组闪存+ 4兆位的SRAM ComboMemory
SST34HF324G
数据表
产品标识
产品标识方式将设备识别为
SST34HF324G和制造商为SST。此模式
可以仅通过软件的操作来访问。该硬
器设备ID读操作，这通常由
程序员可以不被此设备上使用，因为
在多片上闪存和SRAM之间的共享线路
封装。因此，应用高电压的引脚上的
9
可能会损坏该设备。用户可以使用该软件
产品标识操作来识别部分（即，
使用的设备ID ）中使用多个制造商时
同一插座。有关详细信息，请参阅表5和表6为软
洁具操作，图14为软件ID进入和
请阅读ID进入的COM时序图和图22
命令序列流程图。
表2 ：产品标识
地址
制造商ID
器件ID
SST34HF324G
注意：
BK =银行地址（A
20
-A
18
)
SRAM操作
与BES ＃低， BEF ＃高， SST34HF324G能操作
阿泰为256K或者x16的CMOS SRAM ，具有完全静态
操作无需外部时钟或定时选通。
当BES ＃和BEF ＃高，所有的存储都
取消和器件进入待机状态。读取和写入
周期时间相等。控制信号瑞银＃和LBS ＃
提供对高数据字节和低字节数据。
见SRAM读表5和写入数据字节控制
的操作模式。
SRAM读
该SST34HF324G的SRAM读操作所配置
通过OE ＃和BES ＃受控，既要低， WE＃
高的系统，以获得从所述输出数据。 BES ＃
用于SRAM的存储体选择。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据
总线处于高阻抗状态，当OE ＃为高电平。请参阅
在读周期时序图，图3 ，了解更多详情。
SRAM写
该SST34HF324G的SRAM写操作所配置
由WE＃和BES ＃受控，都具有很低的系
TEM写入SRAM 。在字写
操作时，地址和数据被引用到
上涨或者BES ＃或WE ＃以先到为准边缘。
写入时间是从最后下降沿测量
BES ＃或WE ＃以BES ＃或WE ＃的第一个上升沿。
指的是写周期时序图，图4和图5中，
对于进一步的细节。
数据
00BFH
7353H
T2.0 1310
BK0000H
BK0001H
产品标识模式退出
为了返回到标准的读模式中，软件
产品标识模式必须退出。出口是accom-
通过发出软件ID退出命令plished
序列，将设备返回到读取模式。
该命令也可以被用于将设备复位为
后因疏忽瞬态条件下阅读模式
显然导致设备运行异常，如：
不正确读出。请注意，该软件ID退出
内部编程或擦除命令时被忽略
操作。参见表6软件命令代码，图 -
URE 15的时序波形图22的流程图。
2006硅存储技术公司
S71310-00-000
6/06
5
QQ：2880707522 复制
