16百万位元双组闪存+ 2/4兆位的SRAM ComboMemory
SST34HF162C / SST34HF164C
SST34HF162C16Mb双组闪存+ 2/4 Mb的SRAM MCP ComboMemory
初步规格
产品特点：
闪光灯组织： 1M X16
- 16兆位： 12兆位+ 4兆位
并发操作
- 读取或写入SRAM时
擦除/编程闪存
SRAM组织：
- 2兆比特： 128K X16
- 4兆位： 256K X16
单2.7-3.3V读写操作
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗（典型值@ 5 MHz的）
- 工作电流：是Flash 10 mA（典型值）
SRAM 6毫安（典型值）
- 待机电流： 10 μA （典型值）
扇区擦除功能
- 统一2K字扇区
块擦除功能
- 统一32K字块
读取时间
- 闪光： 70纳秒
- SRAM ： 70纳秒
擦除暂停/擦除恢复功能
锁存地址和数据
快速擦除和字编程（典型值） ：
- 扇区擦除时间： 18毫秒
- 块擦除时间： 18毫秒
- 芯片擦除时间： 35毫秒
- 计划时间： 7微秒
自动写时序
=内部
V
PP
GENERATION
检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
封装
- 48球LBGA （10毫米x 12毫米）
产品说明
该SST34HF162C / 164C ComboMemory设备英特
篦1M x16的CMOS闪存银行，无论是128K
在多X16或X16 256K CMOS SRAM存储器组
芯片封装（MCP ） 。这些设备都使用制造
SST专有的高性能CMOS超快闪
技术结合了分裂栅单元设计和
厚氧化层隧穿注入，以实现更高的可靠性和
制造与其他方法相比。
该SST34HF162C / 164C器件非常适合于应用
系统蒸发散诸如蜂窝电话，GPS设备，PDA和
在低功耗和小其他便携式电子设备
外形制度。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其擦除
并积累了擦除/编程亲次数的增加
克周期。该SST34HF162C / 164C器件提供了
保证续航能力达10000次。数据保存
额定功率大于100年。随着高性能
程序的操作，闪速存储器银行提供一个
7微秒典型的编程时间。整个闪存
银行可擦除和编程的字的字中4
当秒（通常）为SST34HF162C / 164C ，
使用界面功能，如翻转位或数据＃查询
2004硅存储技术公司
S71269-01-000
9/04
1
指示完成程序操作。为了保护
防止意外闪存写入时， SST34HF162C / 164C
器件包含片上硬件和软件数据亲
tection方案。
闪存和SRAM作为两个独立的内存
银行与各银行的使能信号。内存
银行的选择是由两个银行的使能信号完成的。该
SRAM存储器使能信号， BES ＃ ，选择SRAM银行。
闪速存储器组使能信号， BEF ＃ ，必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。存储银行
叠加在相同的存储器地址空间，其中
他们有着共同的地址线，数据线， WE ＃和
OE ＃这最大限度地降低功耗和面积。看
图1为内存的组织。
设计，制造和测试应用程序的要求还
荷兰国际集团的低功耗和小尺寸，将SST34HF162C /
164C提供在商业和扩展temper-
atures和小尺寸封装，以满足电路板空间
约束要求。参见图2引脚分配。
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
ComboMemory是Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
16百万位元双组闪存+ 2/4兆位的SRAM ComboMemory
SST34HF162C / SST34HF164C
初步规格
设备操作
该SST34HF162C / 164C使用BES ＃和BEF ＃来控制
无论是闪存或SRAM的存储体的操作。
当BEF ＃为低电平时，闪光灯银行被用于读激活
编程或擦除操作。当BES ＃为低的SRAM
被激活的读取和写入操作。 BEF ＃和BES ＃
不能在同时较低的水平。
如果所有银行启用
信号被认定时，总线争用将导致与
设备可能会受到永久性的损伤。
所有地址，
数据和控制线由闪存和SRAM共享
记忆库，最大限度地减少功耗和
装载。该器件进入待机状态时， BEF ＃和
BES ＃银行能够提高到V
IHC
（逻辑高电平）或
当BEF ＃高。
FLASH程序操作
这些设备被编程在字的字的基础。
在编程之前，必须确保该扇区
正被编程的完全擦除。
程序操作完成三个步骤：
1.软件数据保护正在使用的开始
3字节装入序列。
2.地址和数据被加载。
在编程操作期间，地址是
锁存的任BEF ＃或WE ＃的下降沿，
为准过去。该数据被锁存的
任BEF ＃或WE ＃上升沿为准
先发生。
3.后启动内部编程操作
第四WE＃上升沿或BEF ＃ ，而─
先出现。编程操作，一旦ini-
tiated ，将在7微秒通常完成。
参见图7和图8为WE ＃和BEF ＃控制的亲
克操作时序图，图18为液流 -
图表。在编程操作期间，仅有的有效读
是数据＃查询和翻转位。在内部亲
克操作，主机可以自由地执行其他任务。
内部程序期间发出的任何命令操作
化被忽略。
并行读/写操作
该SST34HF162C / 164C提供的独特的好处
能够读取或写入SRAM，而simulta-
neously擦除或编程的Flash 。这使得数据
改变代码从SRAM中执行，而改变
在Flash中的数据。下表列出了所有有效的状态。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
编程/擦除
编程/擦除
SRAM
读
写
该设备将忽略所有的SDP命令时擦除
或编程操作正在进行中。需要注意的是产品
识别命令使用SDP ;因此，这些的COM
指令都会还可以同时擦除或编程忽视
操作正在进行中。
闪存以部门/块擦除操作
这些器件同时提供扇区擦除和块擦除
操作。这些操作允许系统来擦除
上一个扇区到扇区（或块逐块）为基础的设备。
扇区结构是基于均匀扇区大小
2K字。在块擦除方式是基于均匀
的32K字块大小。扇区擦除操作initi-
通过执行一个6字节的命令序列，以ated
扇区擦除命令（ 30H）和扇区地址（SA）中
最后一个总线周期。由开始的块擦除操作
执行与块擦除一个6字节的命令序列
命令（ 50H ）和块地址（ BA ）的末班车
周期。扇区或块地址被锁存在下降
边缘的6个WE＃脉冲，而命令（ 30H或
50H ）被锁定在6个WE＃脉冲的上升沿。
内部擦除操作开始后的第6个WE ＃
脉搏。该块擦除或以部门在发出的任何命令
擦除操作将被忽略，除非擦除暂停和
擦除恢复。参见图12和图13的时序波形
形式。
Flash读操作
该SST34HF162C的读操作/ 164C所配置
通过BEF ＃和OE ＃受控，两者都要低的系
统，以获得从所述输出数据。 BEF ＃被用于
设备选择。当BEF ＃是高电平时，芯片是dese-
lected只有待机功耗。 OE ＃是
输出控制，用于从所述门控输出引脚的数据。
数据总线处于高阻状态时，无论BEF ＃
或OE ＃为高电平。是指在读周期时序图
进一步的细节（图6） 。
2004硅存储技术公司
S71269-01-000
9/04
2
16百万位元双组闪存+ 2/4兆位的SRAM ComboMemory
SST34HF162C / SST34HF164C
初步规格
FLASH芯片擦除操作
该SST34HF162C / 164C提供了全片擦除操作，
它允许用户删除所有部门/块到“ 1 ”
状态。此时，该设备必须很快是有用
删除。
通过执行六发起的芯片擦除操作
与芯片擦除命令字节的命令序列（ 10H ）
在最后一个字节序列地址555H 。擦除
操作开始的6个WE＃上升沿或
BEF ＃ ，以先到为准。在擦除操作，
唯一有效的阅读是翻转位或数据＃查询。看
表5为命令序列，图11为定时
图，图21为流程图。任何命令
全片擦除操作期间发出的被忽略。
泄杂散抑制，如果一个错误的结果发生时，该
软件程序应包括循环读取
访问的位置的附加两（2）倍。如果两个读数
是有效的，则该设备已完成写周期，
否则拒绝是有效的。
闪存数据＃投票（ DQ
7
)
当设备处于内部程序运行过程中，
试图读取DQ
7
将产生的补
真正的数据。一旦程序操作完成后， DQ
7
将产生真正的数据。在内部擦除操作，任何
试图读取DQ
7
会产生一个'0'。一旦内部
擦除操作完成时， DQ的
7
将产生一个'1'。该
之后的第4个WE ＃上升沿数据＃投票是有效的（或
BEF ＃ ）脉冲编程操作。对于扇区，块，或
芯片擦除，数据＃查询后上升沿有效
第六WE ＃ （或BEF ＃）脉冲。参见图9为数据＃ Poll-
ING （ DQ
7
）时序图和图19的流程图。
触发位（ DQ
6
和DQ
2
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后， DQ
6
位会
停止切换。该设备然后准备下一次操作
化。切换位之后的第四个上升沿有效
WE＃ （或BEF ＃）脉冲的程序操作。对于扇区，
块擦除或全片擦除，翻转位（ DQ
6
）是后的有效
第六WE ＃ （或BEF ＃ ）脉冲的上升沿。 DQ
6
将被设置为
“ 1 ” ，如果读操作试图对擦除可持
挂起的扇区/块。如果在开始编程操作
在没有选择的扇区/块擦除暂停模式时， DQ
6
将
切换。
另外一个触发位可在DQ
2
，它可以是
与DQ配合使用
6
检查是否一个特定的
部门正在积极擦除或擦除暂停。表1
显示详细的状态位信息。切换位（ DQ
2
)
为有效后，最后WE＃上升沿（或BEF ＃ ）
脉冲写入操作。参见图10为触发位时序
荷兰国际集团图，图19为一个流程图。
表1 ：W
RITE
O
PERATION
S
TATUS
状态
正常
手术
标准
节目
标准
抹去
DQ
7
DQ7#
0
DQ
6
切换
切换
DQ
2
无切换
切换
闪存擦除暂停/ -resume操作
在擦除暂停操作暂时挂起
部门或块擦除操作从而使数据能够
从任何存储单元读取或程序数据到任何
行业/未暂停擦除操作块。
该操作通过发出一个字节的命令执行
序列擦除暂停命令（ B0H ） 。该
设备会自动进入阅读后在20微秒模式
在擦除暂停命令已发出。有效数据
可从没有停止任何部门或块被读
从擦除操作。读地址的位置
擦除悬浮部门内/块将输出DQ
2
瓶酒
岭大战和DQ
6
在“1” 。而在擦除暂停模式下，亲
允许除了扇区或块克操作
选择擦除暂停。要恢复扇区擦除或
这已经暂停块擦除操作，
系统必须发出擦除继续命令。该
操作通过发出一个字节的命令执行
序列在任何擦除继续命令（ 30H ）
解决该1字节的序列。
Flash写操作状态检测
该SST34HF162C / 164C提供了两种软件的手段
检测完成写（编程或擦除）的
周期中，为了优化系统写周期时间。
软件检测包含两个状态位：数据＃
投票（ DQ
7
），并触发位（ DQ
6
） 。对了，写结束
检测模式后的WE ＃的上升沿使能
启动内部编程或擦除操作。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是数据＃投票
（ DQ
7
）或翻转位（ DQ
6
）读可以是同时与
在写周期完成的。如果出现这种情况，系统
可能得到一个错误的结果，即，有效数据可以
看来无论是与DQ发生冲突
7
或者DQ
6
。为了预
2004硅存储技术公司
S71269-01-000
9/04
3
16百万位元双组闪存+ 2/4兆位的SRAM ComboMemory
SST34HF162C / SST34HF164C
初步规格
表1 ：W
RITE
O
PERATION
S
TATUS
状态
使用擦除
暂停
模式
从阅读
抹去
暂停
部门/
块
从阅读
非擦除
暂停
部门/
块
节目
DQ
7
1
DQ
6
1
DQ
2
切换
产品标识
产品标识方式将设备识别为
SST34HF162C或SST34HF164C和制造商
为SST。这种模式可以由软件操作来访问
系统蒸发散而已。硬件设备ID读取操作，这
通常用于由程序员不能在此使用
因为闪存之间的共享线路的设备
的SRAM中的多芯片封装。因此，应用程序的
高电压引脚上的
9
可能会损坏该设备。用户可以
使用该软件产品标识操作来识别
（即，使用设备ID ），当使用多个MAN-的一部分
ufacturers在同一个插座上。有关详细信息，请参阅表4和表
5软件操作，图14为软件ID
进入和读取时序图和图20的ID
进入命令序列流程图。
表2 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST34HF162C/164C
BK0001H
734BH
T2.1 1269
数据
数据
数据
DQ7#
切换
无切换
T1.0 1269
注意：
DQ
7,
DQ
6,
和DQ
2
阅读时需要一个有效的地址
状态信息。
数据保护
该SST34HF162C / 164C同时提供硬件和软件
洁具功能，以防止意外的非易失性数据
写道。
硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制写操作。这可以防止不经意
在上电或掉电ENT写道。
软件数据保护（ SDP ）
该SST34HF162C / 164C提供JEDEC标准
对于所有数据修改软件数据保护方案
操作，即编程和擦除。任何程序操作
化需要包含三字节序列。该
3字节装入序列用于启动程序
操作时，提供防止意外最佳的保护
在系统上电写操作，例如，或
掉电。任何擦除操作需要列入
6字节的序列。该SST34HF162C / 164C发货
与软件数据保护永久启用。
参见表5所示的特定软件命令代码。能很好地协同
荷兰国际集团SDP命令序列，无效命令会中止
该器件T内阅读模式
RC 。
DQ的内容
15
-
DQ
8
是“不关心”的任何SDP命令时
序列。
数据
00BFH
BK0000H
注意：
BK =银行地址（A
19
-A
18
)
产品标识模式退出
为了返回到标准的读模式中，软件
产品标识模式必须退出。出口是accom-
通过发出软件ID退出命令plished
序列，将设备返回到读取模式。
该命令也可以被用于将设备复位为
后因疏忽瞬态条件下阅读模式
显然导致设备运行异常，如：
不正确读出。请注意，该软件ID退出
内部编程或擦除命令时被忽略
操作。参见表5软件命令代码，图 -
茜15为定时波形和图20的流程图。
2004硅存储技术公司
S71269-01-000
9/04
4
16百万位元双组闪存+ 2/4兆位的SRAM ComboMemory
SST34HF162C / SST34HF164C
初步规格
SRAM操作
与BES ＃低， BEF ＃高， SST34HF162C / 164C
工作为128K X16或X16 256K CMOS SRAM ，
具有完全静态操作无需外部时钟或时序
荷兰国际集团闪光灯。该SST34HF162C / 164C SRAM映射
到第一128 KWord的地址空间。当BES ＃和
BEF ＃高，所有的存储都取消和
器件进入待机状态。读取和写入周期时间
平等的。控制信号瑞银＃和＃ LBS提供访问
以高数据字节和低字节数据。见表4
SRAM读取和写入操作的数据字节控制模式
化。
SRAM读
该SST34HF162C的SRAM读操作/ 164C是
通过OE ＃和＃ BES控制，既要低，
WE＃高的系统，以获得从所述输出数据。
BES ＃用于SRAM银行的选择。 OE＃为输出
控制，并用于从所述门控输出引脚的数据。该
数据总线处于高阻抗状态，当OE ＃为高电平。
指的是读周期时序图，图3中，为了进一步
详细信息。
SRAM写
该SST34HF162C的SRAM写操作/ 164C是
由WE ＃和＃ BES控制，既要低的
系统写入到SRAM中。在字写能操作
ATION ，地址和数据引用到上升
以先到为准无论是BES ＃或WE ＃的边缘。该
写的时候是从BES ＃最后下降沿测量或
WE＃以BES ＃或WE ＃的第一个上升沿。参阅
写周期时序图，图4和图5中，用于进一步
详细信息。
F
UNCTIONAL
B
LOCK
D
IAGRAM
A
无国界医生
1
- A
0
A
MSS
2
- A
0
地址
缓冲器
超快闪记忆
（ BANK 1 ）
BEF ＃
LBS ＃
瑞银（UBS） ＃
WE＃
OE ＃
BES ＃
超快闪记忆
（银行2 ）
控制
逻辑
I / O缓冲器
DQ
15
- DQ
0
地址
缓冲器
2/4兆位的SRAM
1269 B1.1
注： 1。
无国界医生
=最显著flash地址
A
无国界医生
= A
19
对于SST34HF162C / 164C
2. A
MSS
=最重要的SRAM地址
A
MSS
= A
16
对于SST34HF162C和A
17
对于SST34HF164C
2004硅存储技术公司
S71269-01-000
9/04
5
QQ：2880707522 复制
