多用途闪存+ + SRAM ComboMemory
SST32HF1641 / SST32HF1681 / SST32HF3241 / SST32HF3281
SST32HF1621C / SST32HF1641C / SST32HF3241C
SST32HF324 / 32832Mb闪存+的4Mb SRAM ，32MB闪存+ 8Mb的SRAM
（ X16 ） MCP ComboMemories
初步规格
产品特点：
ComboMemories组织为：
- SST32HF1621C ： 1M X16闪存+ 128K x16的SRAM
- SST32HF1641x ： 1M X16闪存+ 256K x16的SRAM
- SST32HF1681 ： 1M X16闪存+ 256K x16的SRAM
- SST32HF3241x ： 2M X16闪存+ 256K x16的SRAM
- SST32HF3281 ： 2M X16闪存+ 512K x16的SRAM
单2.7-3.3V读写操作
并发操作
- 读取或写入SRAM时
擦除/编程闪存
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流：15 mA（典型值）的
Flash或SRAM读
- 待机电流：
- SST32HFx1 ： 60 μA （典型值）
- SST32HFx1C ： 12 μA （典型值）
灵活的擦除能力
- 统一2K字扇区
- 统一32K字块大小
擦除暂停/擦除恢复功能
安全-ID功能
- SST ： 128位;用户： 128位
硬件块保护/ WP ＃输入引脚
- 底部块保护（底部32K字）
快速读取访问时间：
- 闪光： 70纳秒
- SRAM ： 70纳秒
锁存地址和数据的闪存
闪存快速擦除和字编程：
- 扇区擦除时间： 18毫秒（典型值）
- 块擦除时间： 18毫秒（典型值）
- 芯片擦除时间： 40毫秒（典型值）
- 字编程时间： 7 μs（典型值）
闪光灯自动擦除和编程定时
- 内部V
PP
GENERATION
Flash检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
封装
- 63球LFBGA （8毫米X 10毫米x10 1.4毫米）
- 62球LFBGA （8毫米X 10毫米x10 1.4毫米）
所有非铅（无铅）器件均符合RoHS标准
产品说明
该SST32HFx1 / X1C ComboMemory设备集成
用CMOS SRAM MEM-一个CMOS闪存银行
在一个多芯片封装（MCP ） ，制储器行
与SST专有的高性能超快闪
技术。该SST32HF16x1 / 32x1设备使用
PseudoSRAM 。该SST32HF16x1C / 32x1C设备使用
标准的SRAM 。
拥有高性能的字编程，闪光
记忆银行提供的最大字编程时间
7微秒。为了防止意外闪存写入时，
SST32HFx1 / X1C器件包含片上硬件和
软件数据保护方案。该SST32HFx1 / X1C
器件提供10,000个周期的保证续航能力。
数据保留的额定功率为100年以上。
该SST32HFx1 / X1C装置由两个独立的
与各银行的银行内存使能信号。该
闪存和SRAM存储器组叠加的
相同的存储器地址空间。两个内存银行股
常见的地址线，数据线， WE＃和OE ＃ 。该
存储体的选择是由存储体进行启用
2005硅存储技术公司
S71236-04-000
5/05
1
信号。 SRAM的银行能信号， BES ＃选择
SRAM银行。闪存存储器组使能信号， BEF ＃
选择闪存存储器区块。 WE＃信号必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。在SDP命令
序列可保护存储在快闪存储器中的数据
意外改变银行。
该SST32HFx1 / X1C提供的附加功能
能够同时读取或写入到
SRAM存储器而在快闪擦除或编程
记忆库。 SRAM的存储器区块可以被读取或
写闪存时，银行执行以部门
擦除，银行擦除，或字编程兼任。所有
闪存擦除和编程操作将automati-
美云锁存输入地址和数据信号，并完成
该操作在后台无需进一步输入激励
要求。一旦内部控制擦除或亲
克周期闪光灯银行已经开始，该SRAM
银行可访问的读取或写入。
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
MPF +和ComboMemory均为Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
多用途闪存+ + SRAM ComboMemory
SST32HF1641 / SST32HF1681 / SST32HF3241 / SST32HF3281
SST32HF1621C / SST32HF1641C / SST32HF3241C
初步规格
该SST32HFx1 / X1C设备适合于应用
两者都使用的快闪存储器和（P）的SRAM存储器来存储
代码或数据。对于需要低功耗和小型系统
外形的SST32HFx1 / X1C显著设备
提高性能和可靠性，同时降低功耗
消费与多芯片解决方案相比时。
该SST32HFx1 / X1C在本质上使用更少的能源
擦除，比其他闪存技编程操作
nologies 。所消耗的总能量是一个函数
施加的电压，电流和应用的时间。因为，为
任何给定的电压范围，超快闪技术使用较少
电流进行编程，并具有擦除时间更短，总
在任何擦除或编程操作所消耗的能量
低于其他闪存技术。
超快闪技术提供固定的擦除和编程
次独立擦除/编程周期数的
已发生。因此，系统软件或硬件
器具不必进行修改或降额，这neces-
萨利与其他闪存技术，其擦除和
与累积擦除/编程程序的时间将延长
周期。
并行读/写操作
该SST32HFx1 / X1C提供的是独特的好处
能够读取或写入到SRAM中，同时
擦除或编程的Flash 。这允许数据替代方案
ATION代码被从SRAM中执行的，而改变
在Flash中的数据。参见图26为一个流程图。以下
表中列出了所有有效状态。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
编程/擦除
编程/擦除
SRAM
读
写
该设备将忽略所有的SDP命令时擦除
或编程操作正在进行中。需要注意的是产品
识别命令使用SDP ;因此，这些的COM
指令都会还可以同时擦除或编程忽视
操作正在进行中。
Flash读操作
在SST32HFx1 / X1C设备的读操作
通过BEF ＃和OE ＃控制。既要低，以
WE＃高，为系统获得的输出数据。
BEF ＃用于闪存的银行选择。当
BEF ＃为高电平时，芯片被取消选中，仅待机
功率消耗。 OE＃为输出控制，并用于
从门控输出引脚的数据。数据总线是在高
阻抗状态，当OE ＃为高电平。请参考图6，用于
进一步的细节。
设备操作
该SST32HFx1 / X1C使用BES1 ＃ ， BES2和BEF ＃为CON组
无论是闪存或SRAM存储器的控制操作
银行。当BEF ＃为低电平时，闪光灯银行为激活
读取，编程或擦除操作。当BES1 ＃为低电平，
和BES2高的SRAM是用于读取和激活
写操作。 BEF ＃和BES1 ＃不能在低的水平，
和BES2不能处于高电平的同时。
如果所有的
银行的使能信号有效，总线争用会
导致与该设备可能遭受永久性损坏。
所有地址，数据和控制线通过快速共享和
SRAM存储器银行最大限度地减少电力消耗
化和加载。该器件进入待机状态时， BEF ＃
和BES1 ＃银行能够提高到V
IHC
（逻辑高电平）或
当BEF ＃为高电平并且BES2低。
2005硅存储技术公司
S71236-04-000
5/05
2
多用途闪存+ + SRAM ComboMemory
SST32HF1641 / SST32HF1681 / SST32HF3241 / SST32HF3281
SST32HF1621C / SST32HF1641C / SST32HF3241C
初步规格
闪字编程操作
在SST32HFx1 / X1C设备的闪存银行
程序上的字的字的基础。程序前
操作时，存储器必须擦除。该计划
操作包括三个步骤。第一步是在三
软件数据保护字节装入序列。该节
OND一步是装入字地址和文字数据。在
字编程操作时，地址锁存的
掉落的任何BEF ＃或WE ＃边沿，以先到为准最后。
该数据被锁存，或者BEF ＃的上升沿或
WE＃ ，最后的为准。第三步是在内部
这是以后的上升沿启动程序操作
第四WE＃或＃ BEF ，以先到为准。亲
克操作，一旦启动，将完成，在10
微秒。参见图7和图8为WE ＃和BEF ＃控制的亲
克操作时序图，图21为液流 -
图表。在编程操作期间，仅有的有效闪光
读操作是数据＃查询和翻转位。中
内部编程操作，主机可以自由地执行
其他任务。在命令序列期间， WP ＃
应静态地保持高或低。任何SDP命令
内部编程操作过程中加载会
忽略不计。
擦除暂停/擦除恢复命令
在擦除暂停操作暂时挂起
部门或块擦除操作从而使数据能够
从任何存储单元读取或程序数据到任何
行业/未暂停擦除操作块。
该操作通过发出一个字节的命令执行
序列擦除暂停命令（ B0H ） 。该
设备会自动通常在20进入阅读模式
微秒后擦除暂停命令已发出。
有效数据可从没有任何部门或块被读
暂停擦除操作。阅读地址
擦除暂停扇区/块将输出中的位置
DQ
2
触发和DQ
6
在“1”。而在擦除暂停
模式，允许除了一个字编程操作
扇区或块中选择擦除暂停。
要恢复扇区擦除或具有块擦除操作
被暂停的系统必须发出擦除恢复
命令。该操作通过发出一个字节执行
与擦除恢复命令命令序列（ 30H ）
在最后一个字节序列的任何地址。
FLASH芯片擦除操作
该SST32HFx1 / X1C提供了全片擦除操作，
这允许用户将擦除整个存储器阵列，以
的“1”状态。此，当整个装置必须是有用
快速擦除。
通过执行六发起的芯片擦除操作
与芯片擦除命令字节的命令序列
（10H） ，在地址5555H中的最后一个字节序列。该
擦除操作开始与第六的上升沿
WE＃或＃ BEF ，以先到为准。在擦除
操作时，唯一有效的阅读是翻转位或数据＃查询。
看该命令序列表5 ，图10为时序
荷兰国际集团图，图25为流程图。所有的COM
全片擦除操作期间发出的要求主要
忽略不计。
Flash扇区/块擦除操作
闪存扇区/块擦除操作使系统
以擦除在一个扇区到扇区的装置（或块逐个
块）的基础。该SST32HFx1 / X1C提供两个扇区擦除
和块擦除模式。扇区结构是基于
上的2K字均匀的扇区大小。块擦除模式
是一种基于32K字的均匀的块大小。在扇区
通过执行一个6字节的COM启动擦除操作
与扇区擦除命令（ 30H ）和命令序列
扇区地址（ SA ）在最后一个总线周期。地址线
A
MS
-A
11
用于确定扇区地址。该
通过执行一个6字节的启动块擦除操作
用块擦除命令的命令序列（ 50H ）
和块地址（ BA ）在最后一个总线周期。地址
线A
MS
-A
15
用于确定该块的地址。
扇区或块地址被锁存的下降沿
第六WE ＃脉冲，而命令（ 30H或50H ）是
锁定第6个WE ＃脉冲的上升沿。该
第六WE ＃脉冲后内部擦除操作开始。
期终止擦除操作可通过确定
无论是数据＃查询或翻转位的方法。见图12
13时序波形。期间发出的任何命令
在扇区擦除或块擦除操作将被忽略， WP ＃
应静态地保持高或低。
写操作状态检测
该SST32HFx1 / X1C提供两种软件方法来
检测完成后写（编程或擦除）周期，
为了优化系统写周期时间。该软
洁具的检测包括两个状态位：数据＃查询
（ DQ
7
），并触发位（ DQ
6
） 。写操作结束检测
模式之后的WE ＃的上升沿，这ini-启用
tiates内部编程或擦除操作。
2005硅存储技术公司
S71236-04-000
5/05
3
多用途闪存+ + SRAM ComboMemory
SST32HF1641 / SST32HF1681 / SST32HF3241 / SST32HF3281
SST32HF1621C / SST32HF1641C / SST32HF3241C
初步规格
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是数据＃查询或
切换位读可以同时配合完成
的写周期。如果出现这种情况，系统可以有可能
获得一个错误的结果，即，有效数据可能会以CON组
flict有两种DQ
7
或者DQ
6.
为了防止杂散
排斥，如果错误的结果发生时，软件例程
应包括循环读取访问单元
附加的两（2）倍。如果两个读数是有效的，则
设备已完成写周期，否则rejec-
化是有效的。
表1 ：W
RITE
O
PERATION
S
TATUS
状态
正常
标准
操作计划
标准
抹去
使用擦除
暂停
模式
从阅读
擦除暂停
扇区/块
从阅读
非擦除暂停
扇区/块
节目
DQ
7
DQ
7
#
0
1
DQ
6
切换
切换
1
DQ
2
无切换
切换
切换
数据
数据
数据
DQ
7
#
切换
不适用
T1.0 1236
闪存数据＃投票（ DQ
7
)
当SST32HFx1 / X1C闪存银行在
内部编程操作，任何尝试读取DQ
7
将
产生的真实数据的补码。一旦亲
克操作完成时， DQ的
7
将产生真正的数据。
请注意，即使DQ
7
可有有效数据被立即
在完成内部写ately以下操作
重刑，其余数据输出仍然可能是无效的：有效
整个数据总线上的数据将出现在后续suc-
1微秒的时间间隔后cessive读周期。时间
最终擦除操作，任何尝试读取DQ
7
会产生
一个“0”。一旦内部擦除操作完成时， DQ的
7
将产生一个'1'。该数据＃查询后上涨有效
第四WE ＃ （或BEF ＃ ）脉冲程序操作边缘
化。对于扇区擦除或块擦除，数据＃投票是有效的
后6个WE＃ （或BEF ＃ ）脉冲的上升沿。看
图9为数据＃查询时序图，图22
的流程图。
注意：
DQ
7
和DQ
2
阅读时需要一个有效的地址
状态信息。
Flash存储器数据保护
该SST32HFx1 / X1C闪存银行提供了
硬件和软件功能来保护非易失性数据
意外写操作。
闪存硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制Flash写操作。这可以防止
在上电或断电的意外写操作。
翻转位（ DQ6和DQ2 ）
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后， DQ
6
位会
停止切换。该设备然后准备下一次操作
化。对于扇区擦除，块或片擦除，翻转位（ DQ
6
)
是后6个WE＃ （或BEF ＃）脉冲的上升沿有效。
DQ
6
将被设置为'1'，如果执行读操作，尝试对
擦除暂停的扇区/块。如果程序运行已以启动
tiated在没有选择的扇区/块擦除暂停
模式， DQ
6
将切换。
另外一个触发位可在DQ
2
，它可以是
与DQ配合使用
6
检查是否一个特定的
部门正在积极擦除或擦除暂停。表1
列出了详细的状态位信息。切换位
（ DQ
2
）后的最后一个WE ＃的上升沿有效（或
BEF ＃ ）脉冲写入操作。参见图10切换
位的时序图和图22为一个流程图。
2005硅存储技术公司
S71236-04-000
5/05
4
多用途闪存+ + SRAM ComboMemory
SST32HF1641 / SST32HF1681 / SST32HF3241 / SST32HF3281
SST32HF1621C / SST32HF1641C / SST32HF3241C
初步规格
硬件块保护
该SST32HFx1 / X1C支持底层硬件模块
保护，保护的底部32K字块
该设备。引导块地址
000000H-007FFFH
.
编程和擦除操作被阻止在32
KWord的当WP＃为低电平。如果WP ＃悬空，它是跨
应受举行，通过上拉电阻高，引导块
未受保护，使编程和擦除操作的
该块。
SRAM读
该SST32HFx1的SRAM读操作/ X1C所配置
通过OE ＃和BES1 ＃受控，既要低， WE＃
和BES2高的系统，以获得从所述输出数据
放。 BES1 ＃和BES2用于SRAM银行的选择。
OE＃为输出控制中，通过使用栅极数据
输出管脚。数据总线是在高阻抗状态
OE ＃为高电平。请参见读周期时序图，图 -
URE 3 ，了解更多详情。
硬件复位（ RST ＃ ）
在RST ＃引脚提供了复位的硬件方法
设备读取阵列的数据。当RST ＃引脚保持低电平
对于至少吨
RP ，
任何正在进行的操作将终止，而
返回到读取模式。如果没有内部编程/擦除
操作过程中， T的最小周期
RHR
is
后RST ＃所需的驱动为高电平前有效的阅读能
发生（参见图17） 。
已中断的擦除或编程操作
需要设备恢复正常后才能重新开始
操作模式，以确保数据的完整性。
SRAM写
该SST32HFx1的SRAM写操作/ X1C所配置
由WE＃和BES1 ＃受控，两者都要低， BES2
必须要高，以便系统写入到SRAM中。中
字写操作，地址和数据REF-
所引用，以任BES1 ＃的上升沿， WE＃ ，或
落以先到为准BES2的边缘。写入时间
是从BES ＃ 1的最后一个下降沿测量或WE＃或
BES2的上升沿到的BES1 ＃的第一个上升沿，或者
WE＃或BES2的下降沿。参阅在写入周期
时序图，图4和图5中，为进一步的细节。
闪存软件数据保护（ SDP ）
该SST32HFx1 / X1C提供了JEDEC核准软
所有闪存银行洁具的数据保护方案
数据修改操作，即编程和擦除。任何
程序运行需要包含一系列的
三字节序列。这三个字节装入序列
用于启动编程操作，提供最佳
保护防止意外写操作，例如，在
在系统上电或断电。任何擦除操作
需要包含六个字节装入序列。该
SST32HFx1 / X1C设备附带的软件
数据保护永久启用。参见表5所示的
具体的软件命令代码。在SDP命令
序，无效命令会中止器件读取
模式， T内
RC 。
DQ的内容
15
-DQ
8
可以是V
IL
or
V
IH ，
但没有其他价值，任何SDP命令时
序列。
产品标识
产品标识模式标识的设备上进行
在SST32HFx1 / X1C和制造商为SST。
这
模式可以仅由软件操作来访问。
硬件设备ID读操作，这是典型
用程序员美云，不能在此使用
因为闪存之间的共享线路的设备
的SRAM中的多芯片封装。因此，应用程序
高压重刑引脚上的
9
可能会损坏该设备。
用户可以使用该软件产品标识操作
化时，使用来识别部分（即，使用设备ID ）
多个制造商在同一个插座上。有关详细信息，请参阅
表4和5为软件的操作，图14为
软件ID进入和读取时序图，图23
为ID输入命令序列流程图。
表2 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST32HF16x1x
SST32HF32x1x
0001H
0001H
234BH
235BH
T2.2 1236
数据
BFH
0000H
2005硅存储技术公司
S71236-04-000
5/05
5
QQ：2880707522 复制
