【4兆位闪存+ 1兆或256 Kbit的SRAM ComboMemorySST31LF041 / SS】,IC型号SST31LF043-70-4C-WI,SST31LF043-70-4C-WI PDF资料,SST31LF043-70-4C-WI经销商,ic,电子元器件-51电子网

4兆位闪存+ 1兆或256 Kbit的SRAM ComboMemory

SST31LF041 / SST31LF041A / SST31LF043 / SST31LF043A

SST31LF041 / 041A4Mb闪光的（x8） + 1 Mb的SRAM （ X8 ） ComboMemories

数据表

产品特点：

单片闪存+ SRAM ComboMemory

- SST31LF041 / 041A ： 512K闪存X8 + X8 128K SRAM

- SST31LF043 / 043A ： 512K闪存X8 + X8 32K SRAM

单3.0-3.6V读写操作

并发操作

- 读取或写入SRAM时

擦除/编程闪存

卓越的可靠性

- 耐力： 100,000次（典型值）

- 大于100年数据保存时间

低功耗：

- 工作电流10 mA（典型值）， Flash和

20毫安（典型值）的SRAM读

- 待机电流： 10 μA （典型值）

闪存扇区擦除功能

- 统一4K字节扇区

锁存地址和数据的闪存

快速读取访问时间：

- SST31LF041 / 043

快讯： 70纳秒

SRAM ： 70纳秒

- SST31LF041A / 043A闪光灯： 300纳秒

SRAM ： 300纳秒

闪存快速擦除和字节编程：

- 扇区擦除时间： 18毫秒（典型值）

- 银行擦除时间： 70毫秒（典型值）

- 字节编程时间： 14 μs（典型值）

- 银行重写时间：8秒（典型值）

闪光灯自动擦除和编程定时

- 内部V

GENERATION

Flash检测写操作结束的

- 触发位

- 数据＃投票

CMOS I / O兼容性

JEDEC标准命令集

封装

- 32引脚TSOP （ 8 ×14 MM） SST31LF041A / 043A

- 40引脚TSOP （ 10 ×14 MM） SST31LF041 / 043

产品说明

该SST31LF041 / 041A / 043 / 043A设备是512K ×8

CMOS闪存银行结合128K ×8或

32K ×8 CMOS SRAM存储器组制造的

SST专有的高性能超快闪技

术。该SST31LF041 / 041A / 043 / 043A器件写

（ SRAM或闪存）与3.0-3.6V电源。该单

岩屑SST31LF041 / 041A / 043 / 043A器件符合

对于X8软件数据保护（ SDP ）命令

EEPROM的。

拥有高性能的字节编程，该闪存存储器

ORY银行提供了20的最大字节编程时间

微秒。整个闪存银行可擦除和

当编程的逐字节中通常为8秒

使用界面功能，如翻转位或数据＃查询

指示完成程序操作。为了保护

防止意外闪存写入时， SST31LF041 / 041A /

043 / 043A器件具有片上硬件和软件

数据保护方案。设计，制造，以及

测试了广泛的应用中，光谱

SST31LF041 / 041A / 043 / 043A系列器件还具有一个

保证续航能力达10000次。数据保存

额定功率大于100年。

该SST31LF041 / 041A / 043 / 043A作为两个不知疲倦

与各银行下垂记忆库使显

良。该SRAM和闪存银行

叠加在相同的存储器地址空间。两

2001硅存储技术公司

S71107-03-000 5/01

349

存储器区块共享公共地址线，数据线，

WE＃和OE ＃。的存储体的选择是由进行

记忆库使能信号。 SRAM的银行能显

最终， BES ＃选择银行SRAM和闪存

银行的使能信号， BEF ＃选择闪存银行。

WE＃信号必须与软件的数据保护使用

控制擦除时化（ SDP ）的命令序列

和编程操作在闪速存储器区块。该

SDP命令序列可保护存储在数据

从意外修改闪存的银行。

该SST31LF041 / 041A / 043 / 043A提供的附加功能

具有能够族体同时读取或写入

要抹掉SRAM银行或编程的

快闪记忆库。 SRAM的存储器区块可以被读

或写入闪存时，银行执行以部门

擦除，银行擦除或字节编程兼任。所有的闪光灯

内存擦除和编程操作将自动

锁存器的输入地址和数据信号，并完成

运行在后台，无需进一步的输入激励

要求。一旦内部控制擦除或亲

克周期闪光灯银行已经开始，该SRAM

银行可访问的读取或写入。

该SST31LF041 / 041A / 043 / 043A的设备适合于

使用这两种非易失性闪存应用及

易失性SRAM存储器存储代码或数据。对于所有的系

统的应用， SST31LF041 / 041A / 043 / 043A

在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。

ComboMemory均为Silicon Storage Technology ， Inc.的商标。

规格若有变更，恕不另行通知。

4兆位闪存+ 1兆或256 Kbit的SRAM ComboMemory

SST31LF041 / SST31LF041A / SST31LF043 / SST31LF043A

数据表

设备显著提高性能和可靠性，

同时降低功耗，当与比较

多芯片解决方案。该SST31LF041 / 041A / 043 / 043A

擦除和编程比在本质上使用更少的能源

其他闪存技术。当编程闪存

装置中，所消耗的总能量是一个函数

施加的电压，电流和应用的时间。由于对

任何给定的电压范围， SuperFlash技术

编程电流更低，且具有更短的擦除时间内，

在任何擦除或编程的总能量消耗的能操作

ATION低于其他闪存技术。该单

岩屑ComboMemory消除冗余功能，当

使用两个单独的类似体系结构的存储器; there-

前，降低了总功耗。

SuperFlash技术提供固定的擦除和亲

克倍，独立擦除的数量/程序

已经发生的周期。因此，系统软件

或硬件没有被修改或降额，是

必要时与其他闪存技术，其擦除

并积累了擦除/编程亲次数的增加

克周期。

该SST31LF041 / 041A / 043 / 043A器件还可以提高

通过使用单个包和一组共同的灵活性

信号来执行功能之前，需要两个独立

率的设备。为了满足高密度，表面贴装要求一

ments ，该SST31LF041 / 043器件采用40引脚

TSOP封装和SST31LF041A / 043A设备是

在32引脚TSOP封装。请参阅图1和图2为

该引脚。

SRAM操作

与BES ＃低， BEF ＃高， SST31LF041 / 041A

作为一个128K ×8的CMOS SRAM和

SST31LF043 / 043A充当32K ×8 CMOS SRAM ，带

全静态操作无需外部时钟或定时

选通信号。 SRAM被映射到所述第一128 K字节

该装置的041 / 041A或32 K字节地址空间

043 / 043A 。读取和写入周期时间相等。

SRAM读

该SST31LF041 / 041A的SRAM读操作/

043 / 043A是由OE ＃和＃ BES控制，两者都要

低与WE＃高，使系统从获取数据

的输出。 BES ＃用于SRAM银行的选择。

当BES ＃和BEF ＃都很高，无论是存储银行

取消选择。 OE＃为输出控制，用于栅极

从输出管脚的数据。数据总线处于高阻抗

ANCE状态，当OE ＃为高电平。参见图3为阅读

周期时序图。

SRAM写

该SST31LF041的SRAM写操作/ 041A / 043 /

043A是由WE ＃和＃ BES控制;两者必须是低

为系统写入到SRAM中。 BES ＃被用于

SRAM银行的选择。在字节写操作，

地址和数据被引用到的上升沿

无论是BES ＃或WE ＃，以先到为准。写入时间

从最后一个下降沿到第一个上升沿测量

的BES ＃和WE ＃。 OE ＃可以是V

或V

外，无其它

值， SRAM写操作。参见图4为

SRAM写周期的时序图。

设备操作

该ComboMemory使用BES ＃和BEF ＃控制能操作

ATION无论是SRAM或闪存银行。公共汽车

竞争被淘汰的单片器件不会

认识到这两个银行能够为同时被

活跃的。如果两个银行使断言（即BEF ＃和

BES ＃均为低电平）时， BEF ＃将占主导地位，而

BES ＃被忽略，相应的操作将是exe-

cuted在闪速存储器区块。 SST不推荐

这两个银行能够同时有效。所有

其他地址，数据和控制线是共用的哪

最小化功耗和面积。该设备进入

进入待机状态时，这两个银行能提高到V

IHC

表3列出了SRAM的工作模式选择。

对于SST31LF041A / 043A只：

BES ＃和OE ＃分享

销32在SRAM运行，销32将作为

BES ＃。在闪光灯操作，引脚32将作为OE ＃。

当引脚32 （ OE ＃ / BES ＃）为高电平时，数据总线处于高

阻抗状态。

闪光操作

随着BEF ＃活动的， SST31LF041 / 041A / 043 / 043A能操作

吃了一个512K ×8闪存。闪速存储器区块是

读取使用共用地址线，数据线， WE＃和

OE ＃。擦除和编程操作都与启动

JEDEC标准的SDP命令序列。地址

数据在SDP命令，并在内部被锁定

定时擦除和编程操作。请参阅表3闪光

操作模式的选择。

Flash读

该SST31LF041 / 041A / 043 / 043A的读操作

设备由BEF ＃和OE ＃控制;既要

低，与WE＃高，为系统获得的数据

输出。 BEF ＃用于闪存的银行选择。

当BEF ＃和BES ＃都很高，无论是银行dese-

lected只有待机功耗。 OE ＃是

2001硅存储技术公司

S71107-03-000 5/01

349

4兆位闪存+ 1兆或256 Kbit的SRAM ComboMemory

SST31LF041 / SST31LF041A / SST31LF043 / SST31LF043A

数据表

输出控制，用于从所述门控输出引脚的数据。

数据总线处于高阻抗状态，当OE ＃为高电平。

参见图5为读周期时序图。

通过数据＃查询或翻转位的方法。参见图 -

URE 10的时序波形。任何SDP命令加载

在扇区擦除操作过程中会被忽略。

闪存擦除/编程操作

SDP的命令用于启动闪光存储器区块

该SST31LF041 / 041A的编程和擦除操作/

043 / 043A 。 SDP命令加载到闪存存储器

ORY银行采用标准的微处理器写序列。

一个命令是由WE＃置为低电平，同时保持加载

BEF ＃低， OE ＃高。地址锁存在下降沿继续

荷兰国际集团WE＃或＃ BEF的边缘，无论最后发生。数据

被锁存， WE＃或BEF ＃的上升沿为准

先发生。

闪存行擦除操作

该SST31LF041 / 041A / 043 / 043A闪存银行亲

国际志愿组织一个银行擦除操作，从而允许用户

擦除整个闪存阵列银行的“1”状态。

这是有用的，当整个银行必须迅速删除。

通过执行六发起银行擦除操作

字节与软件数据保护指令序列

在过去的银行擦除命令（ 10H ）地址为5555H

字节序列。内部擦除操作开始

第六WE＃或BEF ＃脉冲的上升沿，取

先发生。在内部擦除操作时，只

有效的Flash读操作是翻转位和数据＃ Poll-

ING 。看该命令序列表4 ，图11为

时序图，图20为流程图。任何SDP

银行擦除操作过程中加载命令将

忽略不计。

闪存字节编程操作

该SST31LF041的闪存库/ 041A / 043 /

043A的设备被编程在逐字节的基础。

程序操作之前，内存必须是

首先擦除。在编程操作包括三个步骤。

第一步是为软件的三字节序列载荷

数据保护。第二步骤是要加载的字节地址

和字节数据。在字节编程操作，

地址锁存任BEF ＃的下降沿或

WE＃，最后的为准。该数据被锁存的利培

荷兰国际集团的任何BEF ＃或WE ＃边沿，以先到为准。

第三步是内部编程操作它已以启动

tiated后的第4个WE ＃或BEF ＃的上升沿，

以先到为准。编程操作，一旦initi-

ated ，将完成，在20微秒。参见图6和7

对于WE ＃和BEF ＃控制的编程操作时序

图和图17的流程图。在计划

操作时，唯一有效的Flash读操作是数据＃

轮询和切换位。在内部编程操作

化，主机可以自由地执行其他任务。任何SDP

内部编程操作过程中加载命令

将被忽略。

Flash写操作状态检测

该SST31LF041 / 041A / 043 / 043A闪存银行亲

提供了两个软件方法来检测完成的

闪存行写（编程或擦除）周期，

命令对系统进行优化的写周期时间。软件

检测包括两个状态位：数据＃查询（ DQ

）和

切换位（ DQ

）。写操作结束检测模式

后的WE ＃的上升沿，从而启动所述使能

内部编程或擦除操作。实际完井

非易失性写入和灰是异步的系

统;因此，无论是数据＃查询或翻转位的读

可同时配合完成的写

周期。如果出现这种情况，系统可能得到一个errone-

OU的结果，即有效数据可能会与发生冲突或者

或者DQ

。为了防止杂散抑制，如果一个

错误的结果时，软件程序应

包括循环读取访问单元

两（2）倍。如果两个读数是有效的，则该装置具有

完成写周期，否则拒绝是有效的。

Flash扇区擦除操作

扇区擦除操作可以使系统删除

上一个扇区到扇区的基础闪速存储器区块。部门

体系结构是基于4K字节均匀的扇区大小。

通过执行六开始扇区擦除操作

软件数据保护字节的命令序列负载

化用扇区擦除命令（ 30H ）和扇区地址

（ SA ）在最后一个总线周期。地址线A

-A

会

用于确定扇区地址。扇区地址

被锁存的第六WE＃脉冲的下降沿，而

命令（ 30H ）被锁存的上升沿

6个WE ＃脉冲。内部擦除操作开始后，

第六WE ＃脉冲。在最终的擦除可以被确定

2001硅存储技术公司

闪存数据＃投票（ DQ

)

当SST31LF041 / 041A / 043 / 043A闪存

银行在内部编程操作，任何企图

阅读DQ

将产生的真实数据的补码。

一旦程序操作完成后， DQ

将亲

领袖真正的数据。该闪存银行则准备

接下来的操作。在内部擦除操作，任何

试图读取DQ

会产生一个'0'。一旦内部

擦除操作完成时， DQ的

将产生一个'1'。该

数据＃投票是在第4个WE＃上升沿有效

S71107-03-000 5/01

349

4兆位闪存+ 1兆或256 Kbit的SRAM ComboMemory

SST31LF041 / SST31LF041A / SST31LF043 / SST31LF043A

数据表

（或BEF ＃）脉冲编程操作。对于部门或世行

擦除后的上升沿数据＃投票是有效的

6个WE＃（或BEF ＃）脉冲。参见图8为数据＃投票

时序图和图18的流程图。

并发的读写操作

该SST31LF041 / 041A / 043 / 043A提供了独特的苯并

具有能够从读取或写入到SRAM中，而EFIT

同时擦除或编程的Flash 。该

设备将忽略所有SDP命令时擦除或

编程操作正在进行中。这允许数据替代方案

ATION代码被从SRAM中执行的，而改变

在Flash中的数据。下表列出了所有有效的状态。 SST

不建议这两个银行实现， BEF ＃和

BES ＃，可以同时有效。

成为当前

EAD

RITE

TATE

ABLE

FL灰

编程/擦除

SRAM

读

写

闪光触发位（ DQ

)

在内部编程或擦除操作，有关的任何

secutive尝试读出的DQ

会产生交变0

和1 ，即，切换0和1之间。当内部

编程或擦除操作完成后，触发将

停止。闪速存储器区块然后准备进行下一次

操作。之后的上升沿触发位是有效的

第四WE＃（或BE ＃）脉冲编程操作。对于见第

器或银行擦除，切换位后上涨有效

第六WE＃（或BEF ＃）脉冲的边缘。参见图9

翻转位时序图和图18的流程图。

Flash存储器数据保护

该SST31LF041 / 041A / 043 / 043A闪存银行亲

志愿组织硬件和软件功能来保护非

从意外写入非易失性数据。

需要注意的是产品识别的命令使用SDP ;

因此，这些命令也将同时被忽略

擦除或编程操作正在进行中。

产品标识

产品标识模式标识的设备上进行

无论是SST31LF041 / 043或SST31LF041A / 043A和

制造商为SST。这种模式可以由被访问

硬件或软件的操作。硬件设备ID

读操作通常由一个程序员iDEN的

tify正确的算法为SST31LF041 / 041A / 043 /

043A闪存银行。用户可能希望使用软

洁具产品识别动作识别部

（即，使用设备ID ），当使用多个manufactur-

ERS在同一个插座上。有关详细信息，请参阅表3硬

器的操作或表4为软件的操作，图12中

该软件ID进入和读取时序图和图 -

URE 19的ID进入命令序列流程图。

表1 ：P

RODUCT

DENTIFICATION

地址

制造商ID

器件ID

SST31LF041

SST31LF041A

SST31LF043

SST31LF043A

0001H

17H

16H

65H

66H

T1.2 349

闪存硬件数据保护

噪声/毛刺保护： WE＃小于或BEF ＃脉

5纳秒不会启动写周期。

上电/掉电检测：写操作

抑制时小于1.5V 。

写禁止模式：强制OE ＃低， BEF ＃高或WE＃

高会抑制Flash写操作。这可以防止

在上电或断电的意外写操作。

闪存软件数据保护（ SDP ）

该SST31LF041 / 041A / 043 / 043A提供JEDEC

所有闪存批准的软件的数据保护方案

存储库的数据修改操作，即计划和

擦除。任何编程操作需要包含的

一系列的三字节序列。这三个字节负载

序列用于启动编程操作， provid-

荷兰国际集团防止意外写操作的最佳保护，

例如，在系统上电或断电。任何

擦除操作需要包含六个字节装入

序列。该SST31LF041 / 041A / 043 / 043A器件

与软件数据保护永久发货

启用。请参阅表4为特定的软件命令

码。在SDP命令序列，无效的SDP的COM

指令都会中止设备的读取模式， T内

数据

BFH

0000H

产品标识模式退出/复位

为了返回到标准的读模式中，软件

产品标识模式必须退出。退出是

通过发出退出ID命令序列来完成，

2001硅存储技术公司

S71107-03-000 5/01

349

4兆位闪存+ 1兆或256 Kbit的SRAM ComboMemory

SST31LF041 / SST31LF041A / SST31LF043 / SST31LF043A

数据表

返回该设备的读操作。请

注意，软件复位命令是在一个被忽略

内部编程或擦除操作。参见表4软

洁具命令代码，图13为时序波形和

图19为一个流程图。

设计注意事项

SST建议采用高频0.1 μF的陶瓷capac-

itor被放置在尽可能靠近V之间

和

例如，小于1厘米的距离从V

的销

装置。此外，低频4.7 μF的电解

从V电容器

到V

应放置在1cm以内的

在V

引脚。

UNCTIONAL

LOCK

IAGRAM

地址缓冲器

SRAM

AMS - A0

BES ＃

BEF ＃

OE ＃

WE＃

控制逻辑

I / O缓冲器

DQ7 - DQ0

地址缓冲器

&门锁

超快闪

内存

349 ILL B1.6

AMS =最显著地址

A16

A15

A14

A13

A12

A11

WE＃

BES ＃

A18

标准引脚

顶视图

死亡最多

A17

VSS

A10

DQ7

DQ6

DQ5

DQ4

VDD

DQ3

DQ2

DQ1

DQ0

OE ＃

VSS

BEF ＃

349 ILL F01.2

图1 ：P

SSIGNMENTS FOR

40-

领导

TSOP （ 10

） - SSTLF041 / 043

2001硅存储技术公司

S71107-03-000 5/01

349