4兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF041 / SST31LF041A
SST31LF041 / 041A4Mb闪光的（x8） + 1Mb的SRAM （ X8 ）单片ComboMemory
初步规格
产品特点：
单片闪存+ SRAM ComboMemory
- SST31LF041 / 041A ： 512K闪存X8 + X8 128K SRAM
单3.0-3.6V读写操作
并发操作
- 读取或写入SRAM时
擦除/编程闪存
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流10 mA（典型值）， Flash和
20毫安（典型值）的SRAM读
- 待机电流： 10 μA （典型值）
闪存扇区擦除功能
- 统一4K字节扇区
锁存地址和数据的闪存
快速读取访问时间：
- SST31LF041 / 041A
快讯： 70纳秒
SRAM ： 70纳秒
- SST31LF041A
闪光灯： 300纳秒
SRAM ： 300纳秒
闪存快速擦除和字节编程：
- 扇区擦除时间： 18毫秒（典型值）
- 银行擦除时间： 70毫秒（典型值）
- 字节编程时间： 14 μs（典型值）
- 银行重写时间：8秒（典型值）
闪光灯自动擦除和编程定时
- 内部V
PP
GENERATION
Flash检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
封装
- 32引脚TSOP （采用8mm x 14毫米） SST31LF041A
- 40引脚TSOP （ 10毫米x10 14毫米） SST31LF041
产品说明
该SST31LF041 / 041A设备是512K ×8 CMOS
结合一个128K ×8的CMOS闪速存储器区块
与SST专有的制造SRAM存储器组，
高性能的超快闪技术。该
SST31LF041 / 041A设备写（ SRAM或Flash ）与
3.0-3.6V供电。单片SST31LF041 / 041A
器件符合软件数据保护（ SDP ）的COM
mands为X8的EEPROM 。
拥有高性能的字节编程，该闪存存储器
ORY银行提供了20的最大字节编程时间
微秒。整个闪存银行可擦除和
当编程的逐字节中通常为8秒
使用界面功能，如翻转位或数据＃查询
指示完成程序操作。为了保护
防止意外闪存写入时， SST31LF041 / 041A
器件具有片上硬件和软件数据保护
化方案。设计，制造和测试了一
应用宽光谱， SST31LF041 / 041A
器件提供10,000保证续航能力
周期。数据保留的额定功率为100年以上。
该SST31LF041 / 041A作为两个独立的MEM
ORY银行与各银行的使能信号。该SRAM
和闪存存储器区块被叠加在相同的
存储器地址空间。两个内存银行股的COM
周一地址线，数据线， WE＃和OE ＃ 。内存
银行的选择是由存储体进行使能信号。
2003硅存储技术公司
S71107-05-000
12/03
1
SRAM的银行能信号， BES ＃选择的SRAM
银行和闪存银行的使能信号， BEF ＃
选择闪存存储器区块。 WE＃信号必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。在SDP命令
序列可保护存储在快闪存储器中的数据
意外改变银行。
该SST31LF041 / 041A提供的附加功能
能够同时读取或写入到
SRAM存储器而在快闪擦除或编程
记忆库。 SRAM的存储器区块可以被读取或
写闪存时，银行执行以部门
擦除，银行擦除或字节编程兼任。所有的闪光灯
内存擦除和编程操作将自动
锁存器的输入地址和数据信号，并完成
运行在后台，无需进一步的输入激励
要求。一旦内部控制擦除或亲
克周期闪光灯银行已经开始，该SRAM
银行可访问的读取或写入。
该SST31LF041 / 041A设备适合于应用
两者都使用的非易失性闪存和SRAM波动
存储器，用于存储代码或数据。对于所有系统应用，
该SST31LF041 / 041A设备显著改善per-
性能和可靠性，同时降低功耗，
多芯片解决方案相比时。该
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
ComboMemory是Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
4兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF041 / SST31LF041A
初步规格
SST31LF041 / 041A在本质上使用更少的能源
比其他闪存技术，擦除和编程。
当编程闪存设备，在总能源
SUMED是所施加电压的函数，电流和
应用程序的时间。因为对于任何给定的电压范围内，则
SuperFlash技术的编程电流小，
具有擦除时间更短，总的能量消耗能很好地协同
荷兰国际集团的任何擦除或编程操作小于替代
闪存技术。单片ComboMemory消除
使用两个单独的MEM时止数据冗余的功能
类似架构的法制前提;因此，降低了总
功耗。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其擦除
并积累了擦除/编程亲次数的增加
克周期。
该SST31LF041 / 041A器件还通过提高灵活性
使用单个包和一组共同的信号，以
以前需要两个独立履行职责
设备。为了满足高密度，表面贴装的要求，
该SST31LF041器件采用40引脚TSOP封装
年龄和SST31LF041A器件提供32引脚
TSOP封装。参见图1和图2的引脚。
SRAM操作
与BES ＃低， BEF ＃高， SST31LF041 / 041A
作为一个128K ×8 CMOS SRAM具有完全静态操作
化，无需外部时钟或定时选通。该
SRAM被映射到的第一128 K字节的地址空间
该设备为041 / 041A 。读取和写入周期时间
平等的。
SRAM读
该SST31LF041 / 041A的SRAM读操作是
通过OE ＃和＃ BES控制，既要低，
WE＃高，为系统获得的输出数据。
BES ＃用于SRAM银行的选择。当BES ＃和
BEF ＃高，两个内存银行都取消。 OE ＃
是输出控制，并从输出用于栅数据
把引脚。数据总线是在高阻抗状态
OE ＃为高电平。参见图3为读周期时序dia-
克。
SRAM写
该SST31LF041的SRAM写操作/ 041A是
由WE ＃和＃ BES控制;既要低的
系统写入到SRAM中。 BES ＃用于SRAM的
银行的选择。在字节写操作，
地址和数据被引用到的上升沿
无论是BES ＃或WE ＃ ，以先到为准。写入时间
从最后一个下降沿到第一个上升沿测量
的BES ＃和WE ＃ 。 OE ＃可以是V
IL
或V
IH
外，无其它
值， SRAM写操作。参见图4为
SRAM写周期的时序图。
设备操作
该ComboMemory使用BES ＃和BEF ＃控制能操作
ATION无论是SRAM或闪存银行。公共汽车
竞争被淘汰的单片器件不会
认识到这两个银行能够为同时被
活跃的。如果两个银行使断言（即BEF ＃和
BES ＃均为低电平）时， BEF ＃将占主导地位，而
BES ＃被忽略，相应的操作将是exe-
cuted在闪速存储器区块。 SST不推荐
这两个银行能够同时有效。所有
其他地址，数据和控制线是共用的哪
最小化功耗和面积。该设备进入
进入待机状态时，这两个银行能提高到V
IHC
.
表3列出了SRAM的工作模式选择。
对于SST31LF041A只：
BES ＃和OE ＃分享引脚32 。
在SRAM运行，销32将作为BES ＃ 。能很好地协同
荷兰国际集团闪光灯操作，引脚32将作为OE ＃ 。当销32
（ OE ＃ / BES ＃ ）为高电平时，数据总线处于高阻抗状态。
闪光操作
随着BEF ＃活动的， SST31LF041 / 041A作为一个
512K ×8闪存。闪速存储器区块被读
使用公共地址线，数据线， WE＃和
OE ＃ 。擦除和编程操作都与启动
JEDEC标准的SDP命令序列。地址
数据在SDP命令，并在内部被锁定
定时擦除和编程操作。请参阅表3闪光
操作模式的选择。
2003硅存储技术公司
S71107-05-000
12/03
2
4兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF041 / SST31LF041A
初步规格
Flash读
该SST31LF041的读操作/ 041A器件
通过BEF ＃和OE ＃控制;既要低，以
WE＃高，为系统获得的输出数据。
BEF ＃用于闪存的银行选择。当
BEF ＃和BES ＃都很高，无论是银行和取消
只有待机功耗。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据总线
处于高阻抗状态，当OE ＃为高电平。参见图5
在读周期时序图。
扇区地址（ SA ）在最后一个总线周期。地址
线A
18
-A
12
将用于确定该扇区
地址。扇区地址被锁存的下落
边缘的6个WE＃脉冲，而命令（ 30H ）
被锁在6个WE＃脉冲的上升沿。该
内部擦除操作开始后的第6个WE ＃
脉搏。在结束的擦除可确定使用两种
数据＃查询或翻转位的方法。见图10
时序波形。在加载任何SDP命令
在扇区擦除操作将被忽略。
闪存擦除/编程操作
SDP的命令用于启动闪光存储器区块
编程和擦除的SST31LF041 / 041A的操作。
SDP的指令被加载到闪速存储器区块
采用标准的微处理器写序列。一个COM
命令是由WE＃置为低电平，同时保持BEF ＃装
低和OE ＃高。地址锁存在下降
WE＃或＃ BEF的边缘，无论最后发生。该数据是
锁存WE＃或BEF ＃的上升沿，取
先发生。
闪存行擦除操作
该SST31LF041 / 041A闪存的银行提供了一个
行擦除操作，其允许用户擦除
全闪存阵列银行向'1'状态。这是使用 -
FUL当整个银行必须迅速删除。世行的
通过执行一个6字节的软件启动擦除操作
与银行擦除的COM数据保护指令序列
命令（10H ），在最后一个字节序列的地址5555H 。
内部擦除操作开始的上升沿
第六WE＃或BEF ＃脉冲，以先到为准。中
内部擦除操作，唯一有效的Flash读操作
ations是触发位和数据＃投票。请参阅表4为
命令序列，如图11的时序图，图 -
茜20的流程图。在加载任何SDP命令
银行擦除操作将被忽略。
闪存字节编程操作
该SST31LF041 / 041A器件的闪存库
被编程在逐字节的基础。在亲前
克操作，内存必须首先擦除。该
编程操作包括三个步骤。第一步是
软件数据保护的3字节装入序列。
第二步骤是要加载的字节地址和字节的数据。能很好地协同
荷兰国际集团的字节编程操作时，地址锁存
上的任一BEF ＃或WE ＃的下降沿，取
去年发生。该数据被锁存的上升沿或者
BEF ＃或WE ＃ ，以先到为准。第三步是
这是后上升开始内部编程操作
第四WE＃或＃ BEF ，以先到者为准边缘。
编程操作，一旦启动，将完成，
在20微秒。参见图6和图7为WE ＃和BEF ＃ CON-
受控程序操作时序图，图17
流程图。在编程操作期间，唯一有效的
Flash读操作是数据＃查询和翻转位。
在内部编程操作，主机可以自由地
执行其他任务。任何SDP命令加载能很好地协同
荷兰国际集团的内部编程操作将被忽略。
Flash写操作状态检测
该SST31LF041 / 041A闪存银行提供了两个
软件方法来检测完成的快闪存储器
银行写（编程或擦除）周期，以优化
该系统写周期时间。该软件检测
包含两个状态位：数据＃查询（ DQ
7
），并触发位
（ DQ
6
） 。写操作结束检测模式启用后，
的WE＃上升沿，启动内部程序
或擦除操作。该nonvola-实际完成
瓷砖写入是异步与系统;因此，无论是
数据＃查询或翻转位阅读可以是同时
在写周期完成的。如果发生这种情况，则
系统可能得到一个错误的结果，即，有效
数据可能会与DQ发生冲突
7
或者DQ
6
。在
为了防止杂散抑制，如果一个错误的结果
发生时，软件程序应包括一个循环读取
所访问的位置的附加两（2）倍。如果两个
读数都是有效的，则该设备已完成写
周期，否则拒绝是有效的。
Flash扇区擦除操作
扇区擦除操作使系统删除
上一个扇区到扇区为基础的快闪存储器区块。该
扇区结构是基于4个均匀的扇区大小
K字节。由execut-启动扇区擦除操作
荷兰国际集团的软件一个6字节的命令序列，负载
数据保护与扇区擦除命令（ 30H ）和
2003硅存储技术公司
S71107-05-000
12/03
3
4兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF041 / SST31LF041A
初步规格
闪存数据＃投票（ DQ
7
)
当SST31LF041 / 041A闪存银行在
内部编程操作，任何尝试读取DQ
7
将
产生的真实数据的补码。一旦亲
克操作完成时， DQ的
7
将产生真正的数据。
请注意，即使DQ
7
可有有效数据被立即
在完成内部写ately以下操作
重刑，其余数据输出仍然可能是无效的：有效
整个数据总线上的数据将出现在后续suc-
1微秒的时间间隔后cessive读周期。时间
最终擦除操作，任何尝试读取DQ
7
会产生
一个“0”。一旦内部擦除操作完成时， DQ的
7
将产生一个'1'。该数据＃查询后上涨有效
第四WE ＃ （或BEF ＃ ）脉冲程序操作边缘
化。对于部门或银行擦除，数据＃投票是有效的
后6个WE＃ （或BEF ＃ ）脉冲的上升沿。看
图8为数据＃查询时序图，图18
的流程图。
闪存软件数据保护（ SDP ）
该SST31LF041 / 041A提供了JEDEC核准
所有的闪存软件数据保护方案
银行的数据修改操作，即编程和擦除。
任何编程操作需要包含一系列的
三字节序列。这三个字节装入序列
用于启动编程操作，提供最佳
保护防止意外写操作，例如，在
在系统上电或断电。任何擦除操作
需要包含六个字节装入序列。该
SST31LF041 / 041A设备附带的软件
数据保护永久启用。请参阅表4为
具体的软件命令代码。在SDP命令
序，无效的SDP命令将中止设备
在阅读模式中， T内
RC 。
并发的读写操作
该SST31LF041 / 041A提供的独特的好处
能够读取或写入SRAM，而simulta-
neously擦除或编程闪存。该设备将
忽略所有SDP命令时擦除或编程
操作正在进行中。这使得数据的改变的代码
从SRAM中执行的，而改变的数据中闪光。
下表列出了所有有效的状态。 SST不会市盈率
ommend这两个银行允许， BEF ＃和＃ BES ，是
同时断言。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
编程/擦除
编程/擦除
SRAM
读
写
闪光触发位（ DQ
6
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
会产生交变0
和1 ，即，切换0和1之间。当内部
编程或擦除操作完成后，触发将
停止。闪速存储器区块然后准备进行下一次
操作。之后的上升沿触发位是有效的
第四WE＃ （或BE ＃ ）脉冲编程操作。对于见第
器或银行擦除，切换位后上涨有效
第六WE＃ （或BEF ＃ ）脉冲的边缘。参见图9
翻转位时序图和图18的流程图。
Flash存储器数据保护
该SST31LF041 / 041A闪存银行提供了
硬件和软件功能来保护非易失性数据
意外写操作。
需要注意的是产品识别的命令使用SDP ;
因此，这些命令也将同时被忽略
擦除或编程操作正在进行中。
闪存硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制时小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制Flash写操作。这可以防止
在上电或断电的意外写操作。
2003硅存储技术公司
S71107-05-000
12/03
4
4兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF041 / SST31LF041A
初步规格
产品标识
产品标识模式标识的设备上进行
无论是SST31LF041或SST31LF041A和制造
商为SST。该模式可以通过硬件访问或
软件操作。硬件设备ID读操作
化，通常使用由程序员来识别正确的
算法的SST31LF041 / 041A闪存银行。
用户可能希望使用该软件产品标识
动作识别部（即，使用的设备ID ）时
使用多个厂家在同一个插座上。为
详细信息，请参阅表3的硬件操作或表4
软件操作，图12为软件ID进入和
读为ID输入的COM时序图和图19
命令序列流程图。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST31LF041
SST31LF041A
0001H
0001H
17H
16H
T1.2 1107
产品标识模式退出/复位
为了返回到标准的读模式中，软件
产品标识模式必须退出。退出是
通过发出退出ID命令序列来完成，
返回该设备的读操作。请
注意，软件复位命令是在一个被忽略
内部编程或擦除操作。参见表4软
洁具命令代码，图13为时序波形和
图19为一个流程图。
设计注意事项
SST建议采用高频0.1 μF的陶瓷capac-
itor被放置在尽可能靠近V之间
DD
和
V
SS
例如，小于1厘米的距离从V
DD
的销
装置。此外，低频4.7 μF的电解
从V电容器
DD
到V
SS
应放置在1cm以内的
在V
DD
引脚。
数据
BFH
0000H
F
UNCTIONAL
B
LOCK
D
IAGRAM
地址缓冲器
SRAM
AMS - A0
BES ＃
BEF ＃
OE ＃
WE＃
控制逻辑
I / O缓冲器
DQ7 - DQ0
地址缓冲器
&门锁
超快闪
内存
1107 B1.6
AMS =最显著地址
2003硅存储技术公司
S71107-05-000
12/03
5
QQ：2880707522 复制
