2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
SST31LF021 / 021E2兆闪存的（x8） + 1 Mb的SRAM （ X8 ）单片ComboMemories
数据表
产品特点：
单片闪存+ SRAM ComboMemory
- SST31LF021 / 021E ： 256K闪存X8 + X8 128K SRAM
单3.0-3.6V读写操作
并发操作
- 读取或写入SRAM时
擦除/编程闪存
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流10 mA（典型值）， Flash和
20毫安（典型值）的SRAM读
- 待机电流： 10 μA （典型值）
闪存扇区擦除功能
- 统一4K字节扇区
锁存地址和数据的闪存
快速读取访问时间：
- SST31LF021
快讯： 70纳秒
SRAM ： 70纳秒
- SST31LF021E
闪光灯： 300纳秒
SRAM ： 300纳秒
闪存快速擦除和字节编程：
- 扇区擦除时间： 18毫秒（典型值）
- 银行擦除时间： 70毫秒（典型值）
- 字节编程时间： 14 μs（典型值）
- 银行重写时间：4秒（典型值）
闪光灯自动擦除和编程定时
- 内部V
PP
GENERATION
Flash检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
封装
- 32引脚TSOP （采用8mm x 14毫米）
产品说明
该SST31LF021 / 021E设备是256K ×8的CMOS
结合一个128K ×8或32K ×8的闪存银行
CMOS SRAM存储器组制造与SST的
专有的高性能超快闪技术。两
引出线的标准可用于这些设备。该
SST31LF021符合JEDEC标准引脚闪存
和SST31LF021E符合标准的EPROM
引脚排列。该SST31LF021 / 021E设备写（ SRAM或
闪光）与3.0-3.6V电源。单片
SST31LF021 / 021E设备符合软件数据
保护（ SDP）的命令X8的EEPROM 。
拥有高性能的字节编程，闪光
记忆银行提供的最大字节编程时间
20微秒。整个闪存银行可擦除和
当编程的逐字节中通常为4秒
使用界面功能，如翻转位或数据＃ Poll-
荷兰国际集团表示完成计划操作。对
防止意外闪存写入时， SST31LF021 /
021E器件具有片上硬件和软件数据
保护方案。设计，制造和测试
为广泛的应用范围，在SST31LF021 /
021E系列器件还具有有保证的耐力
10,000次。数据保留的额定功率为大于100
年。
该SST31LF021 / 021E作为两个独立的MEM
ORY银行与各银行的使能信号。该SRAM
和闪存存储器区块被叠加在相同的
存储器地址空间。两个内存银行股的COM
周一地址线，数据线， WE＃和OE ＃ 。内存
银行的选择是由存储体进行使能信号。
SRAM的银行能信号， BES ＃选择的SRAM
银行和闪存银行的使能信号， BEF ＃
选择闪存存储器区块。 WE＃信号必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。在SDP命令
序列可保护存储在快闪存储器中的数据
意外改变银行。
该SST31LF021 / 021E提供的附加功能
能够同时读取或写入到
SRAM存储器而在快闪擦除或编程
记忆库。 SRAM的存储器区块可以被读取或
写闪存时，银行执行以部门
擦除，银行擦除或字节编程兼任。所有的闪光灯
内存擦除和编程操作将自动
锁存器的输入地址和数据信号，并完成
运行在后台，无需进一步的输入激励
2001硅存储技术公司
S71137-03-000 10/01
392
1
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
ComboMemory均为Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
数据表
要求。一旦内部控制擦除或亲
克周期闪光灯银行已经开始，该SRAM
银行可访问的读取或写入。
该SST31LF021 / 021E装置适合于各种应用
两者都使用的非易失性闪存和SRAM波动
存储器，用于存储代码或数据。对于所有系统应用，
该SST31LF021 / 021E设备显著改善per-
性能和可靠性，同时降低功耗，
多芯片解决方案相比时。该
SST31LF021 / 021E在本质上使用更少的能源
比其他闪存技术，擦除和编程。
当编程闪存设备，在总能源
SUMED是所施加电压的函数，电流和
应用程序的时间。因为对于任何给定的电压范围内，则
SuperFlash技术的编程电流小，
具有擦除时间更短，总的能量消耗能很好地协同
荷兰国际集团的任何擦除或编程操作小于替代
闪存技术。单片ComboMemory消除
使用两个单独的MEM时止数据冗余的功能
类似架构的法制前提;因此，降低了总
功耗。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其擦除
并积累了擦除/编程亲次数的增加
克周期。
该SST31LF021 / 021E器件还通过提高灵活性
使用单个包和一组共同的信号，以
以前需要两个独立履行职责
设备。为了满足高密度，表面贴装的要求，
该SST31LF021 / 021E器件采用32引脚
TSOP封装。参见图1的引脚。
SRAM操作
与BES ＃低， BEF ＃高， SST31LF021 / 021E
作为一个128K ×8或32K ×8 CMOS SRAM ，具有完全
静态操作无需外部时钟或定时
选通信号。 SRAM被映射到所述第一128 K字节
该设备的地址空间。读取和写入周期时间
是相等的。
SRAM读
该SST31LF021 / 021E的SRAM读操作是
通过OE ＃和＃ BES控制，既要低，
WE＃高，为系统获得的输出数据。
BES ＃用于SRAM银行的选择。当BES ＃和
BEF ＃高，两个内存银行都取消。 OE ＃
是输出控制，并从输出用于栅数据
把引脚。数据总线是在高阻抗状态
OE ＃为高电平。参见图2的读周期时序dia-
克。
SRAM写
该SST31LF021 / 021E的SRAM写操作是
由WE ＃和＃ BES控制，既要低的
系统写入到SRAM中。 BES ＃用于SRAM的银行
选择。在字节写操作，该地址
和数据被引用到的任BES ＃的上升沿
或WE ＃ ，以先到为准。写入时间测量
从最后一个下降沿的BES ＃的第一个上升沿和
WE＃ 。参见图3为写周期时序图。
闪光操作
用BEF ＃有效时， SST31LF021 / 021E操作为
256K ×8闪存。闪速存储器区块被读
使用公共地址线，数据线， WE＃和
OE ＃ 。擦除和编程操作都与启动
JEDEC标准的SDP命令序列。地址
数据在SDP命令，并在内部被锁定
定时擦除和编程操作。
设备操作
该ComboMemory使用BES ＃和BEF ＃控制能操作
ATION无论是SRAM或闪存银行。公共汽车
竞争被淘汰的单片器件不会
认识到这两个银行能够为同时被
活跃的。如果两个银行使断言（即BEF ＃和
BES ＃均为低电平）时， BEF ＃将占主导地位，而
BES ＃被忽略，相应的操作将是exe-
cuted在闪速存储器区块。 SST不推荐
这两个银行能够同时有效。所有
其他地址，数据和控制线是共用的;哪
最小化功耗和面积。该设备进入
进入待机状态时，这两个银行能提高到V
IHC 。
Flash读
该SST31LF021 / 021E设备的读操作是
由BEF ＃和OE ＃控制，既要低，以
WE＃高，为系统获得的输出数据。
BEF ＃用于闪存的银行选择。当
BEF ＃和BES ＃都很高，无论是银行和取消
只有待机功耗。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据总线
处于高阻抗状态，当OE ＃为高电平。参见图4
在读周期时序图。
2001硅存储技术公司
S71137-03-000 10/01 392
2
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
数据表
闪存擦除/编程操作
SDP的命令用于启动闪光存储器区块
计划和SST31LF021 / 021E的擦除操作。
SDP的指令被加载到闪速存储器区块
采用标准的微处理器写序列。一个COM
命令是由WE＃置为低电平，同时保持BEF ＃装
低和OE ＃高。地址锁存在下降
WE＃或＃ BEF的边缘，无论最后发生。该数据是
锁存WE＃或BEF ＃的上升沿，取
先发生。
闪存行擦除操作
该SST31LF021 / 021E闪存的银行提供了一个
行擦除操作，其允许用户擦除
全闪存阵列银行向'1'状态。这是使用 -
FUL当整个银行必须迅速删除。世行的
通过执行一个6字节的软件启动擦除操作
与银行擦除的COM数据保护指令序列
命令（10H ），在最后一个字节序列的地址5555H 。
内部擦除操作开始的上升沿
第六WE＃或BEF ＃脉冲，以先到为准。中
内部擦除操作，唯一有效的Flash读操作
ations是触发位和数据＃投票。请参阅表4为
指令序列，图10为时序图，和图 -
URE 19的流程图。在加载任何SDP命令
银行擦除操作将被忽略。
闪存字节编程操作
该SST31LF021 / 021E设备的闪存库
被编程在逐字节的基础。在亲前
克操作，内存必须首先擦除。该
编程操作包括三个步骤。第一步是
软件数据保护的3字节装入序列。
第二步骤是要加载的字节地址和字节的数据。
在字节编程操作时，地址是
锁存要么BEF ＃或WE ＃ ，而─下降沿
发生过去年。该数据被锁存的上升沿
无论是BEF ＃或WE ＃ ，以先到为准。第三步
是被后启动内部编程操作
第四WE＃或BEF ＃上升沿，以先到为准
第一。编程操作，一旦启动，将是的COM
pleted ，在20微秒。参见图5和6为WE＃和
BEF ＃控制的编程操作时序图和
图16的流程图。在程序运行时，
唯一有效的Flash读操作是数据＃查询和
触发位。在内部编程操作，主机
可以自由地执行其他任务。任何SDP命令
内部编程操作过程中加载会
忽略不计。
Flash写操作状态检测
该SST31LF021 / 021E闪存银行提供了两个
软件方法来检测完成的快闪存储器
银行写（编程或擦除）周期，以优化
该系统写周期时间。该软件检测
包含两个状态位：数据＃查询（ DQ
7
），并触发位
（ DQ
6
） 。写操作结束检测模式启用后，
的WE＃上升沿，启动内部程序
或擦除操作。该nonvola-实际完成
瓷砖写入是异步与系统;因此，无论是
数据＃查询或翻转位阅读可以是同时
在写周期完成的。如果发生这种情况，则
系统可能得到一个错误的结果，即，有效
数据可能会与DQ发生冲突
7
或者DQ
6
。在
为了防止杂散抑制，如果一个错误的结果
发生时，软件程序应包括一个循环读取
所访问的位置的附加两（2）倍。如果两个
读数都是有效的，则该设备已完成写
周期，否则拒绝是有效的。
Flash扇区擦除操作
扇区擦除操作可以使系统删除
上一个扇区到扇区的基础闪速存储器区块。部门
体系结构是基于4K字节均匀的扇区大小。
通过执行六开始扇区擦除操作
软件数据保护指令的字节序列载荷
化用扇区擦除命令（ 30H ）和扇区地址
（ SA ）在最后一个总线周期。地址线A
17
-A
12
会
用于确定扇区地址。扇区地址
被锁存的第六WE＃脉冲的下降沿，而
命令（ 30H ）被锁存的上升沿
6个WE ＃脉冲。内部擦除操作开始后，
第六WE ＃脉冲。在最终的擦除可以被确定
通过数据＃查询或翻转位的方法。参见图 -
9茜时序波形。任何SDP命令加载
在扇区擦除操作过程中会被忽略。
闪存数据＃投票（ DQ
7
)
当SST31LF021 / 021E闪存银行在
内部编程操作，任何尝试读取DQ
7
将
产生的真实数据的补码。一旦亲
克操作完成时， DQ的
7
将产生真正的数据。
请注意，即使DQ
7
可有有效数据被立即
在完成内部写ately以下操作
重刑，其余数据输出仍然可能是无效的：有效
整个数据总线上的数据将出现在后续suc-
1微秒的时间间隔后cessive读周期。时间
最终擦除操作，任何尝试读取DQ
7
会产生
一个“0”。一旦内部擦除操作完成时， DQ的
7
将产生一个'1'。该数据＃查询后上涨有效
第四WE ＃ （或BEF ＃ ）脉冲程序操作边缘
化。对于部门或银行擦除，数据＃投票是有效的
S71137-03-000 10/01 392
2001硅存储技术公司
3
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
数据表
后6个WE＃ （或BEF ＃ ）脉冲的上升沿。看
图7为数据＃查询时序图，图17
的流程图。
并发的读写操作
该SST31LF021 / 021E提供的独特的好处
能够读取或写入SRAM，而simulta-
neously擦除或编程闪存。该设备将
忽略所有SDP命令时擦除或编程
操作正在进行中。这使得数据的改变的代码
从SRAM中执行的，而改变的数据中闪光。
下表列出了所有有效的状态。 SST不会市盈率
ommend这两个银行允许， BEF ＃和＃ BES ，是
同时断言。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
编程/擦除
编程/擦除
SRAM
读
写
闪光触发位（ DQ
6
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
会产生交变0
和1 ，即，切换0和1之间。当内部
编程或擦除操作完成后，触发将
停止。闪速存储器区块然后准备进行下一次
操作。之后的上升沿触发位是有效的
第四WE＃ （或BE ＃ ）脉冲编程操作。对于见第
器或银行擦除，切换位后上涨有效
第六WE＃ （或BEF ＃ ）脉冲的边缘。参见图8
翻转位时序图和图17的流程图。
Flash存储器数据保护
该SST31LF021 / 021E闪存银行提供了
硬件和软件功能来保护非易失性数据
意外写操作。
需要注意的是产品识别的命令使用SDP ;
因此，这些命令也将同时被忽略
擦除或编程操作正在进行中。
产品标识
闪存硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制时小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制Flash写操作。这可以防止
在上电或断电的意外写操作。
产品标识模式标识的设备上进行
无论是SST31LF021或SST31LF021E和制造
商为SST。该模式可以通过硬件访问或
软件操作。硬件设备ID读操作
化，通常使用由程序员来识别正确的
算法的SST31LF021 / 021E闪存银行。
用户可能希望使用该软件产品标识
动作识别部（即，使用的设备ID ）时
使用多个厂家在同一个插座上。为
详细信息，请参阅表3的硬件操作或表4
软件操作，图11为软件ID进入和
读为ID输入的COM时序图和图18
命令序列流程图。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST31LF021
SST31LF021E
0001H
0001H
18H
19H
T1.4 392
闪存软件数据保护（ SDP ）
该SST31LF021 / 021E提供了JEDEC核准
所有的闪存软件数据保护方案
银行的数据修改操作，即编程和擦除。
任何编程操作需要包含一系列的
三字节序列。这三个字节装入序列
用于启动编程操作，提供最佳
保护防止意外写操作，例如，在
在系统上电或断电。任何擦除操作
需要包含六个字节装入序列。该
SST31LF021 / 021E设备附带的软件
数据保护永久启用。请参阅表4为
具体的软件命令代码。在SDP命令
序，无效的SDP命令将中止设备
在阅读模式中， T内
RC 。
数据
BFH
0000H
产品标识模式退出/复位
为了返回到标准的读模式中，软件
产品标识模式必须退出。退出是
通过发出退出ID命令序列来完成，
返回该设备的读操作。请
注意，软件复位命令是在一个被忽略
2001硅存储技术公司
S71137-03-000 10/01 392
4
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
数据表
内部编程或擦除操作。参见表4软
洁具命令代码，图12为时序波形和
图18为一个流程图。
设计注意事项
SST建议采用高频0.1 μF的陶瓷capac-
itor被放置在尽可能靠近V之间
DD
和
V
SS
例如，小于1厘米的距离从V
DD
的销
装置。此外，低频4.7 μF的电解
从V电容器
DD
到V
SS
应放置在1cm以内的
在V
DD
引脚。
F
UNCTIONAL
B
LOCK
D
IAGRAM
地址缓冲器
SRAM
AMS - A0
BES ＃
BEF ＃
OE ＃
WE＃
控制逻辑
I / O缓冲器
DQ7 - DQ0
地址缓冲器
&门锁
超快闪
内存
392 ILL B1.2
注： AMS =高位地址
SST31LF021E
A11
A9
A8
A13
A14
A17
BES ＃
VDD
WE＃
A16
A15
A12
A7
A6
A5
A4
SST31LF021
A11
A9
A8
A13
A14
A17
WE＃
VDD
BES ＃
A16
A15
A12
A7
A6
A5
A4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
SST31LF021
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
392 ILL F01.3
SST31LF021E
OE ＃
A10
BEF ＃
DQ7
DQ6
DQ5
DQ4
DQ3
VSS
DQ2
DQ1
DQ0
A0
A1
A2
A3
标准引脚
顶视图
死亡最多
OE ＃
A10
BEF ＃
DQ7
DQ6
DQ5
DQ4
DQ3
VSS
DQ2
DQ1
DQ0
A0
A1
A2
A3
图1 ：P
IN
A
SSIGNMENTS FOR
32-
领导
TSOP （ 8
MM
X
14
MM
)
2001硅存储技术公司
S71137-03-000 10/01 392
5
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
SST31LF021 / 021E2Mb闪光的（x8） + 1Mb的SRAM （ X8 ）单片ComboMemory
EOL数据表
产品特点：
单片闪存+ SRAM ComboMemory
- SST31LF021 / 021E ： 256K闪存X8 + X8 128K SRAM
单3.0-3.6V读写操作
并发操作
- 读取或写入SRAM时
擦除/编程闪存
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流10 mA（典型值）， Flash和
20毫安（典型值）的SRAM读
- 待机电流： 10 μA （典型值）
闪存扇区擦除功能
- 统一4K字节扇区
锁存地址和数据的闪存
快速读取访问时间：
- SST31LF021
快讯： 70纳秒
SRAM ： 70纳秒
- SST31LF021E
闪光灯： 300纳秒
SRAM ： 300纳秒
闪存快速擦除和字节编程：
- 扇区擦除时间： 18毫秒（典型值）
- 银行擦除时间： 70毫秒（典型值）
- 字节编程时间： 14 μs（典型值）
- 银行重写时间：4秒（典型值）
闪光灯自动擦除和编程定时
- 内部V
PP
GENERATION
Flash检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
封装
- 32引脚TSOP （采用8mm x 14毫米）
产品说明
该SST31LF021 / 021E设备是256K ×8的CMOS
结合一个128K ×8或32K ×8的闪存银行
CMOS SRAM存储器组制造与SST的亲
专有的，高性能的超快闪技术。两
引出线的标准可用于这些设备。该
SST31LF021符合JEDEC标准引脚闪存
和SST31LF021E符合标准的EPROM
引脚排列。该SST31LF021 / 021E设备写（ SRAM或
闪光）与3.0-3.6V电源。单片
SST31LF021 / 021E设备符合软件数据亲
TECT （ SDP）的命令X8的EEPROM 。
拥有高性能的字节编程，该闪存存储器
ORY银行提供了20的最大字节编程时间
微秒。整个闪存银行可擦除和
当编程的逐字节中通常为4秒
使用界面功能，如翻转位或数据＃查询
指示完成程序操作。为了保护
防止意外闪存写入时， SST31LF021 / 021E
器件具有片上硬件和软件数据保护
化方案。设计，制造和测试了一
应用宽光谱， SST31LF021 / 021E
器件提供10,000保证续航能力
周期。数据保留的额定功率为100年以上。
该SST31LF021 / 021E作为两个独立的MEM
ORY银行与各银行的使能信号。该SRAM
和闪存存储器区块被叠加在相同的
2007硅存储技术公司
S71137-06-EOL
05/07
1
存储器地址空间。两个内存银行股的COM
周一地址线，数据线， WE＃和OE ＃ 。内存
银行的选择是由存储体进行使能信号。
SRAM的银行能信号， BES ＃选择的SRAM
银行和闪存银行的使能信号， BEF ＃
选择闪存存储器区块。 WE＃信号必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。在SDP命令
序列可保护存储在快闪存储器中的数据
意外改变银行。
该SST31LF021 / 021E提供的附加功能
能够同时读取或写入到
SRAM存储器而在快闪擦除或编程
记忆库。 SRAM的存储器区块可以被读取或
写闪存时，银行执行以部门
擦除，银行擦除或字节编程兼任。所有的闪光灯
内存擦除和编程操作将自动
锁存器的输入地址和数据信号，并完成
运行在后台，无需进一步的输入激励
要求。一旦内部控制擦除或亲
克周期闪光灯银行已经开始，该SRAM
银行可访问的读取或写入。
该SST31LF021 / 021E装置适合于各种应用
两者都使用的非易失性闪存和SRAM波动
存储器，用于存储代码或数据。对于所有系统应用，
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
ComboMemory是Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
EOL数据表
该SST31LF021 / 021E设备显著改善per-
性能和可靠性，同时降低功耗，
多芯片解决方案相比时。该
SST31LF021 / 021E在本质上使用更少的能源
比其他闪存技术，擦除和编程。
当编程闪存设备，在总能源
SUMED是所施加电压的函数，电流和
应用程序的时间。因为对于任何给定的电压范围内，则
SuperFlash技术的编程电流小，
具有擦除时间更短，总的能量消耗能很好地协同
荷兰国际集团的任何擦除或编程操作小于替代
闪存技术。单片ComboMemory消除
使用两个单独的MEM时止数据冗余的功能
类似架构的法制前提;因此，降低了总
功耗。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其擦除
并积累了擦除/编程亲次数的增加
克周期。
该SST31LF021 / 021E器件还通过提高灵活性
使用单个包和一组共同的信号，以
以前需要两个独立履行职责
设备。为了满足高密度，表面贴装的要求，
该SST31LF021 / 021E器件采用32引脚
TSOP封装。参见图1的引脚。
SRAM读
该SST31LF021 / 021E的SRAM读操作是
通过OE ＃和＃ BES控制，既要低，
WE＃高，为系统获得的输出数据。
BES ＃用于SRAM银行的选择。当BES ＃和
BEF ＃高，两个内存银行都取消。 OE ＃是
输出控制，并从输出用于门控数据
销。数据总线处于高阻抗状态，当OE ＃为
高。参见图2的读周期时序图。
SRAM写
该SST31LF021 / 021E的SRAM写操作是
由WE ＃和＃ BES控制，既要低的
系统写入到SRAM中。 BES ＃用于SRAM的银行
选择。在字节写操作，该地址
和数据被引用到的任BES ＃的上升沿
或WE ＃ ，以先到为准。写入时间测量
从最后一个下降沿的BES ＃的第一个上升沿和
WE＃ 。参见图3为写周期时序图。
闪光操作
用BEF ＃有效时， SST31LF021 / 021E操作为
256K ×8闪存。闪速存储器区块被读
使用公共地址线，数据线， WE＃和
OE ＃ 。擦除和编程操作都与启动
JEDEC标准的SDP命令序列。地址
数据在SDP命令，并在内部被锁定
定时擦除和编程操作。
设备操作
该ComboMemory使用BES ＃和BEF ＃控制能操作
ATION无论是SRAM或闪存银行。公共汽车
竞争被淘汰的单片器件不会
认识到这两个银行能够为同时被
活跃的。如果两个银行使断言（即BEF ＃和
BES ＃均为低电平）时， BEF ＃将占主导地位，而
BES ＃被忽略，相应的操作将是exe-
cuted在闪速存储器区块。 SST不推荐
这两个银行能够同时有效。所有
其他地址，数据和控制线是共用的;哪
最小化功耗和面积。该设备进入
进入待机状态时，这两个银行能提高到V
IHC 。
Flash读
该SST31LF021 / 021E设备的读操作是
由BEF ＃和OE ＃控制，既要低，以
WE＃高，为系统获得的输出数据。
BEF ＃用于闪存的银行选择。当
BEF ＃和BES ＃都很高，无论是银行和取消
只有待机功耗。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据总线
处于高阻抗状态，当OE ＃为高电平。参见图4
在读周期时序图。
闪存擦除/编程操作
SDP的命令用于启动闪光存储器区块
计划和SST31LF021 / 021E的擦除操作。
SDP的指令被加载到闪速存储器区块
采用标准的微处理器写序列。一个COM
命令是由WE＃置为低电平，同时保持BEF ＃装
低和OE ＃高。地址锁存在下降
WE＃或＃ BEF的边缘，无论最后发生。该数据是
锁存WE＃或BEF ＃的上升沿，取
先发生。
S71137-06-EOL
05/07
SRAM操作
与BES ＃低， BEF ＃高， SST31LF021 / 021E
作为一个128K ×8或32K ×8 CMOS SRAM ，具有完全
静态操作无需外部时钟或定时
选通信号。 SRAM被映射到所述第一128 K字节
该设备的地址空间。读取和写入周期时间
是相等的。
2007硅存储技术公司
2
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
EOL数据表
闪存字节编程操作
该SST31LF021 / 021E设备的闪存库
被编程在逐字节的基础。在亲前
克操作，内存必须首先擦除。该
编程操作包括三个步骤。第一步是
软件数据保护的3字节装入序列。
第二步骤是要加载的字节地址和字节的数据。
在字节编程操作时，地址是
锁存要么BEF ＃或WE ＃ ，而─下降沿
发生过去年。该数据被锁存的上升沿
无论是BEF ＃或WE ＃ ，以先到为准。第三步
是被后启动内部编程操作
第四WE＃或BEF ＃上升沿，以先到为准
第一。编程操作，一旦启动，将是的COM
pleted ，在20微秒。参见图5和6为WE＃和
BEF ＃控制的编程操作时序图和
图16的流程图。在程序运行时，
唯一有效的Flash读操作是数据＃查询和
触发位。在内部编程操作，主机
可以自由地执行其他任务。任何SDP命令
内部编程操作过程中加载会
忽略不计。
闪存行擦除操作
该SST31LF021 / 021E闪存的银行提供了一个
行擦除操作，其允许用户擦除
全闪存阵列银行向'1'状态。这是使用 -
FUL当整个银行必须迅速删除。世行的
通过执行一个6字节的软件启动擦除操作
与银行擦除的COM数据保护指令序列
命令（10H ），在最后一个字节序列的地址5555H 。
内部擦除操作开始的上升沿
第六WE＃或BEF ＃脉冲，以先到为准。中
内部擦除操作，唯一有效的Flash读操作
ations是触发位和数据＃投票。请参阅表4为
指令序列，图10为时序图，和图 -
URE 19的流程图。在加载任何SDP命令
银行擦除操作将被忽略。
Flash写操作状态检测
该SST31LF021 / 021E闪存银行提供了两个
软件方法来检测完成的快闪存储器
银行写（编程或擦除）周期，以优化
该系统写周期时间。该软件检测
包含两个状态位：数据＃查询（ DQ
7
），并触发位
（ DQ
6
） 。写操作结束检测模式启用后，
的WE＃上升沿，启动内部程序
或擦除操作。该nonvola-实际完成
瓷砖写入是异步与系统;因此，无论是
数据＃查询或翻转位阅读可以是同时
在写周期完成的。如果发生这种情况，则
系统可能得到一个错误的结果，即，有效
数据可能会与DQ发生冲突
7
或者DQ
6
。在
为了防止杂散抑制，如果一个错误的结果
发生时，软件程序应包括一个循环读取
所访问的位置的附加两（2）倍。如果两个
读数都是有效的，则该设备已完成写
周期，否则拒绝是有效的。
Flash扇区擦除操作
扇区擦除操作可以使系统删除
上一个扇区到扇区的基础闪速存储器区块。部门
体系结构是基于4K字节均匀的扇区大小。
通过执行六开始扇区擦除操作
软件数据保护指令的字节序列载荷
化用扇区擦除命令（ 30H ）和扇区地址
（ SA ）在最后一个总线周期。地址线A
17
-A
12
会
用于确定扇区地址。扇区地址
被锁存的第六WE＃脉冲的下降沿，而
命令（ 30H ）被锁存的上升沿
6个WE ＃脉冲。内部擦除操作开始后，
第六WE ＃脉冲。在最终的擦除可以被确定
通过数据＃查询或翻转位的方法。参见图 -
9茜时序波形。任何SDP命令加载
在扇区擦除操作过程中会被忽略。
2007硅存储技术公司
S71137-06-EOL
05/07
3
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
EOL数据表
闪存数据＃投票（ DQ
7
)
当SST31LF021 / 021E闪存银行在
内部编程操作，任何尝试读取DQ
7
将
产生的真实数据的补码。一旦亲
克操作完成时， DQ的
7
将产生真正的数据。
请注意，即使DQ
7
可有有效数据被立即
在完成内部写ately以下操作
重刑，其余数据输出仍然可能是无效的：有效
整个数据总线上的数据将出现在后续suc-
1微秒的时间间隔后cessive读周期。时间
最终擦除操作，任何尝试读取DQ
7
会产生
一个“0”。一旦内部擦除操作完成时， DQ的
7
将产生一个'1'。该数据＃查询后上涨有效
第四WE ＃ （或BEF ＃ ）脉冲程序操作边缘
化。对于部门或银行擦除，数据＃投票是有效的
后6个WE＃ （或BEF ＃ ）脉冲的上升沿。看
图7为数据＃查询时序图，图17
的流程图。
闪存软件数据保护（ SDP ）
该SST31LF021 / 021E提供了JEDEC核准
所有的闪存软件数据保护方案
银行的数据修改操作，即编程和擦除。
任何编程操作需要包含一系列的
三字节序列。这三个字节装入序列
用于启动编程操作，提供最佳
保护防止意外写操作，例如，在
在系统上电或断电。任何擦除操作
需要包含六个字节装入序列。该
SST31LF021 / 021E设备附带的软件
数据保护永久启用。请参阅表4为
具体的软件命令代码。在SDP命令
序，无效的SDP命令将中止设备
在阅读模式中， T内
RC 。
并发的读写操作
该SST31LF021 / 021E提供的独特的好处
能够读取或写入SRAM，而simulta-
neously擦除或编程闪存。该设备将
忽略所有SDP命令时擦除或编程
操作正在进行中。这使得数据的改变的代码
从SRAM中执行的，而改变的数据中闪光。
下表列出了所有有效的状态。 SST不会市盈率
ommend这两个银行允许， BEF ＃和＃ BES ，是
同时断言。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
编程/擦除
编程/擦除
SRAM
读
写
闪光触发位（ DQ
6
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
会产生交变0
和1 ，即，切换0和1之间。当内部
编程或擦除操作完成后，触发将
停止。闪速存储器区块然后准备进行下一次
操作。之后的上升沿触发位是有效的
第四WE＃ （或BE ＃ ）脉冲编程操作。对于见第
器或银行擦除，切换位后上涨有效
第六WE＃ （或BEF ＃ ）脉冲的边缘。参见图8
翻转位时序图和图17的流程图。
Flash存储器数据保护
该SST31LF021 / 021E闪存银行提供了
硬件和软件功能来保护非易失性数据
意外写操作。
需要注意的是产品识别的命令使用SDP ;
因此，这些命令也将同时被忽略
擦除或编程操作正在进行中。
闪存硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制时小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制Flash写操作。这可以防止
在上电或断电的意外写操作。
2007硅存储技术公司
S71137-06-EOL
05/07
4
2兆位闪存+ 1兆位的SRAM ComboMemory
SST31LF021 / SST31LF021E
EOL数据表
产品标识
产品标识模式标识的设备上进行
无论是SST31LF021或SST31LF021E和制造
商为SST。该模式可以通过硬件访问或
软件操作。硬件设备ID读操作
化，通常使用由程序员来识别正确的
算法的SST31LF021 / 021E闪存银行。
用户可能希望使用该软件产品标识
动作识别部（即，使用的设备ID ）时
使用多个厂家在同一个插座上。为
详细信息，请参阅表3的硬件操作或表4
软件操作，图11为软件ID进入和
读为ID输入的COM时序图和图18
命令序列流程图。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST31LF021
SST31LF021E
0001H
0001H
18H
19H
T1.4 1137
产品标识模式退出/复位
为了返回到标准的读模式中，软件
产品标识模式必须退出。退出是
通过发出退出ID命令序列来完成，
返回该设备的读操作。请
注意，软件复位命令是在一个被忽略
内部编程或擦除操作。参见表4软
洁具命令代码，图12为时序波形和
图18为一个流程图。
设计注意事项
SST建议采用高频0.1 μF的陶瓷capac-
itor被放置在尽可能靠近V之间
DD
和
V
SS
例如，小于1厘米的距离从V
DD
的销
装置。此外，低频4.7 μF的电解
从V电容器
DD
到V
SS
应放置在1cm以内的
在V
DD
引脚。
数据
BFH
0000H
2007硅存储技术公司
S71137-06-EOL
05/07
5
QQ：2881677436 复制
