512千位（ 64K ×8 ）页写EEPROM
SST29EE512
SST29EE512512Kb （ X8 ）页写，小扇区闪存
数据表
产品特点：
单电压读写操作
- 4.5-5.5V的SST29EE512
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗
- 工作电流：20 mA（典型值）
- 待机电流： 10 μA （典型值）
快速页写操作
- 每个页， 512页128字节
- 页面 - 写周期： 5毫秒（典型值）
- 完整的存储器重写： 2.5秒（典型值）
- 有效字节写周期时间： 39 μs（典型值）
快速读取访问时间
- 4.5-5.5V操作： 70纳秒
锁存地址和数据
自动写时序
- 内部V
PP
GENERATION
写检测结束
- 触发位
- 数据＃投票
硬件和软件数据保护
产品标识可通过以下方式访问
软件操作
TTL I / O兼容性
JEDEC标准
- 闪存EEPROM的引脚及指令集
封装
- 32引脚PLCC
- 32引脚TSOP （采用8mm x 20毫米）
- 32引脚PDIP
所有非铅（无铅）器件均符合RoHS标准
产品说明
该SST29EE512是64K ×8 CMOS ，页写
EEPROM制造与SST专有的，高per-
formance CMOS SuperFlash技术。分裂栅
单元设计和厚氧化层隧穿注入器可实现更好的
可靠性和可制造性与替代比较
的方法。该SST29EE512写跟单
电源。内部擦除/编程是透明的
该用户。该SST29EE512符合JEDEC标
准引脚分配字节宽的回忆。
特色
高
性能
页写，
该
SST29EE512提供39典型的字节写入时间
微秒。整个存储器，即， 64K字节，可以写入
当使用页逐页在短短2.5秒
接口功能，如翻转位或数据＃查询到
表明在完成一个写周期。为了保护
防止误写入，在SST29EE512有片
硬件和软件数据保护方案。
设计，制造和测试了一个宽光谱
的应用， SST29EE512提供了瓜尔
10,000次及担页写的耐力。数据
保留的额定功率为100年以上。
该SST29EE512适合于需要应用
程序便捷，经济的升级， config-
uration ，或数据存储器。对于所有的系统应用程序，该
SST29EE512显著改善了性能和
可靠性，同时降低功耗。该
SST29EE512提高了灵活性，同时降低成本
程序，数据和配置存储应用。
为了满足高密度的表面安装的要求，
SST29EE512是提供在32引脚PLCC和32引脚
TSOP封装。 A 600密耳， 32引脚PDIP封装也
可用。参见图1 ，图2和3对引脚分配。
设备操作
在SST页写EEPROM提供电路中的电
写能力。该SST29EE512不需要另行
率擦除和编程操作。内部定时
写周期执行两个擦除和编程透明
给用户。该SST29EE512有行业标准
可选的软件数据保护，这SST recom-
门兹总是被激活。该SST29EE512的COM -
兼容行业标准的EEPROM的引脚和
功能。
2005硅存储技术公司
S71060-09-000
9/05
1
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
SSF是Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
512 Kbit的页面，写EEPROM
SST29EE512
数据表
读
该SST29EE512的读操作是由控制
CE＃和OE ＃ ，既要低的系统，以获得
从输出数据。 CE＃用于器件选择。
当CE ＃为高电平时，芯片被取消，只待机
功率消耗。 OE＃为输出控制，并用于
从门控输出引脚的数据。数据总线是在高
阻抗状态时，无论CE ＃或OE ＃为高电平。请参阅
了解更多详情的读周期时序图（图4） 。
写入到所选择的页和将离开
SST29EE512保护的页面，写结尾。该
页面加载周期由加载1到128字节的数据
到页缓冲器。内部写周期包括的
T
BLCO
超时和写入定时器操作。在
写操作，唯一有效的读操作是数据＃投票和
触发位。
页面 - 写操作允许多达128的装载
数据字节到SST29EE512的页面缓冲
内部写周期的开始之前。在
内部写入周期，在页缓冲器中的所有数据被写入
同时到存储器阵列。因此，页面 -
SST29EE512的写入功能，使整个内存
被写在短短的2.5秒。在内部
写周期中，主机可以自由地执行其他任务，
如抓取系统中能够从其它位置数据
设置写至下一页。在每一个页面，写能操作
被加载到页缓冲器ATION ，所有字节必须
有相同的页面地址，即
7
至A
16
。任何字节
不加载用户数据将被写入FFH 。
请参阅图5和图6为页 - 写周期时序dia-
克。如果完成了三字节的SDP负载的后
序或初始字节负载周期，主机加载一个仲
一个字节的负载周期时间内OND字节到页缓冲器
(T
BLC
）为100μs时， SST29EE512将停留在页级
负载循环。附加的字节，然后装入连续。
页面加载周期将如果没有额外的字节来终止
被装入在200 μs内页缓冲器（T
BLCO
）从
最后一个字节负载循环，也就是说，没有后续WE＃或CE ＃
之后WE＃或最后上升沿高向低转换
CE＃ 。在页缓冲器中的数据可通过一个之后，又被改变
quent字节负载循环。页面负载期间可以继续
无限期的，只要主机继续加载设备
为100μs的字节装载周期的时间之内。该页面是
加载的是由最后一个字节的页地址确定
加载。
写
页面 - 写在SST29EE512应该总是使用
JEDEC标准软件数据保护（ SDP ）
3字节的命令序列。该SST29EE512 CON-
包括作为可选JEDEC核准的软件数据保护
化方案。 SST建议SDP永远是
使能，由此，写入操作的描述将
利用使能的SDP格式进行说明。
三字节
SDP启用和SDP写命令是相同的;
因此，任何时候发出SDP写命令，
软件数据保护，自动保证。
该
第一次的三字节的SDP给出命令，该设备
成为SDP启用。随后发行的同
命令绕过该页面作为数据保护
写的。在所希望的页，写结束时，整个
设备仍然受保护。有关更多说明，
请参阅应用笔记
正确使用
JEDEC标准软件数据保护
和
保护
对无意识使用单电源时
供应闪存。
的写操作包括三个步骤。步骤1是
软件数据保护3字节装入序列。
步骤2是字节负载周期的页缓冲器
SST29EE512 。步骤1和2使用相同的定时为
操作。步骤3是内部控制的写周期为
写在页面缓冲器加载到存储器中的数据
阵列为非易失性存储。期间都在SDP三
字节装入序列和字节负载周期中，地址
通过CE＃或WE＃的下降沿进行锁存，
为准过去。该数据由崛起锁存
任CE ＃或WE ＃边沿，以先到为准。该
内部写周期是通过T启动
BLCO
之后，定时器
上升WE＃或CE ＃ ，以先到者为准的边缘。该
写周期，一旦启动，将继续完成，典型
美云在5毫秒。参见图5和图6为WE＃和CE ＃
控制页面 - 写周期的时序图和图
15和17的流程图。
写操作有三个功能循环：该软
洁具数据保护负载序列的页面加载周期，
和内部写周期。该软件数据保护
由一个特定的3字节装入序列，允许
2005硅存储技术公司
软件芯片擦除
该SST29EE512提供了全片擦除操作，该操作
允许用户同时清除整个存储器
阵列到“1”状态。这是很有用的整个装置时
必须尽快清除。
通过使用启动软件芯片擦除操作
具体为6个字节装入序列。装载序列后，
该器件进入内部定时的周期相似，
写周期。在擦除操作，唯一有效的读
是触发位。见装载序列表4 ，图10
时序图，图19为流程图。
S71060-09-000
9/05
2
512千位（ 64K ×8 ）页写EEPROM
SST29EE512
SST29EE512512Kb （ X8 ）页写，小扇区闪存
数据表
产品特点：
单电压读写操作
- 4.5-5.5V的SST29EE512
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗
- 工作电流：20 mA（典型值）
- 待机电流： 10 μA （典型值）
快速页写操作
- 每个页， 512页128字节
- 页面 - 写周期： 5毫秒（典型值）
- 完整的存储器重写： 2.5秒（典型值）
- 有效字节写周期时间： 39 μs（典型值）
快速读取访问时间
- 4.5-5.5V操作： 70纳秒
锁存地址和数据
自动写时序
- 内部V
PP
GENERATION
写检测结束
- 触发位
- 数据＃投票
硬件和软件数据保护
产品标识可通过以下方式访问
软件操作
TTL I / O兼容性
JEDEC标准
- 闪存EEPROM的引脚及指令集
封装
- 32引脚PLCC
- 32引脚TSOP （采用8mm x 20毫米）
- 32引脚PDIP
所有非铅（无铅）器件均符合RoHS标准
产品说明
该SST29EE512是64K ×8 CMOS ，页写
EEPROM制造与SST专有的，高per-
formance CMOS SuperFlash技术。分裂栅
单元设计和厚氧化层隧穿注入器可实现更好的
可靠性和可制造性与替代比较
的方法。该SST29EE512写跟单
电源。内部擦除/编程是透明的
该用户。该SST29EE512符合JEDEC标
准引脚分配字节宽的回忆。
特色
高
性能
页写，
该
SST29EE512提供39典型的字节写入时间
微秒。整个存储器，即， 64K字节，可以写入
当使用页逐页在短短2.5秒
接口功能，如翻转位或数据＃查询到
表明在完成一个写周期。为了保护
防止误写入，在SST29EE512有片
硬件和软件数据保护方案。
设计，制造和测试了一个宽光谱
的应用， SST29EE512提供了瓜尔
10,000次及担页写的耐力。数据
保留的额定功率为100年以上。
该SST29EE512适合于需要应用
程序便捷，经济的升级， config-
uration ，或数据存储器。对于所有的系统应用程序，该
SST29EE512显著改善了性能和
可靠性，同时降低功耗。该
SST29EE512提高了灵活性，同时降低成本
程序，数据和配置存储应用。
为了满足高密度的表面安装的要求，
SST29EE512是提供在32引脚PLCC和32引脚
TSOP封装。 A 600密耳， 32引脚PDIP封装也
可用。参见图1 ，图2和3对引脚分配。
设备操作
在SST页写EEPROM提供电路中的电
写能力。该SST29EE512不需要另行
率擦除和编程操作。内部定时
写周期执行两个擦除和编程透明
给用户。该SST29EE512有行业标准
可选的软件数据保护，这SST recom-
门兹总是被激活。该SST29EE512的COM -
兼容行业标准的EEPROM的引脚和
功能。
2005硅存储技术公司
S71060-09-000
9/05
1
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
SSF是Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
512 Kbit的页面，写EEPROM
SST29EE512
数据表
读
该SST29EE512的读操作是由控制
CE＃和OE ＃ ，既要低的系统，以获得
从输出数据。 CE＃用于器件选择。
当CE ＃为高电平时，芯片被取消，只待机
功率消耗。 OE＃为输出控制，并用于
从门控输出引脚的数据。数据总线是在高
阻抗状态时，无论CE ＃或OE ＃为高电平。请参阅
了解更多详情的读周期时序图（图4） 。
写入到所选择的页和将离开
SST29EE512保护的页面，写结尾。该
页面加载周期由加载1到128字节的数据
到页缓冲器。内部写周期包括的
T
BLCO
超时和写入定时器操作。在
写操作，唯一有效的读操作是数据＃投票和
触发位。
页面 - 写操作允许多达128的装载
数据字节到SST29EE512的页面缓冲
内部写周期的开始之前。在
内部写入周期，在页缓冲器中的所有数据被写入
同时到存储器阵列。因此，页面 -
SST29EE512的写入功能，使整个内存
被写在短短的2.5秒。在内部
写周期中，主机可以自由地执行其他任务，
如抓取系统中能够从其它位置数据
设置写至下一页。在每一个页面，写能操作
被加载到页缓冲器ATION ，所有字节必须
有相同的页面地址，即
7
至A
16
。任何字节
不加载用户数据将被写入FFH 。
请参阅图5和图6为页 - 写周期时序dia-
克。如果完成了三字节的SDP负载的后
序或初始字节负载周期，主机加载一个仲
一个字节的负载周期时间内OND字节到页缓冲器
(T
BLC
）为100μs时， SST29EE512将停留在页级
负载循环。附加的字节，然后装入连续。
页面加载周期将如果没有额外的字节来终止
被装入在200 μs内页缓冲器（T
BLCO
）从
最后一个字节负载循环，也就是说，没有后续WE＃或CE ＃
之后WE＃或最后上升沿高向低转换
CE＃ 。在页缓冲器中的数据可通过一个之后，又被改变
quent字节负载循环。页面负载期间可以继续
无限期的，只要主机继续加载设备
为100μs的字节装载周期的时间之内。该页面是
加载的是由最后一个字节的页地址确定
加载。
写
页面 - 写在SST29EE512应该总是使用
JEDEC标准软件数据保护（ SDP ）
3字节的命令序列。该SST29EE512 CON-
包括作为可选JEDEC核准的软件数据保护
化方案。 SST建议SDP永远是
使能，由此，写入操作的描述将
利用使能的SDP格式进行说明。
三字节
SDP启用和SDP写命令是相同的;
因此，任何时候发出SDP写命令，
软件数据保护，自动保证。
该
第一次的三字节的SDP给出命令，该设备
成为SDP启用。随后发行的同
命令绕过该页面作为数据保护
写的。在所希望的页，写结束时，整个
设备仍然受保护。有关更多说明，
请参阅应用笔记
正确使用
JEDEC标准软件数据保护
和
保护
对无意识使用单电源时
供应闪存。
的写操作包括三个步骤。步骤1是
软件数据保护3字节装入序列。
步骤2是字节负载周期的页缓冲器
SST29EE512 。步骤1和2使用相同的定时为
操作。步骤3是内部控制的写周期为
写在页面缓冲器加载到存储器中的数据
阵列为非易失性存储。期间都在SDP三
字节装入序列和字节负载周期中，地址
通过CE＃或WE＃的下降沿进行锁存，
为准过去。该数据由崛起锁存
任CE ＃或WE ＃边沿，以先到为准。该
内部写周期是通过T启动
BLCO
之后，定时器
上升WE＃或CE ＃ ，以先到者为准的边缘。该
写周期，一旦启动，将继续完成，典型
美云在5毫秒。参见图5和图6为WE＃和CE ＃
控制页面 - 写周期的时序图和图
15和17的流程图。
写操作有三个功能循环：该软
洁具数据保护负载序列的页面加载周期，
和内部写周期。该软件数据保护
由一个特定的3字节装入序列，允许
2005硅存储技术公司
软件芯片擦除
该SST29EE512提供了全片擦除操作，该操作
允许用户同时清除整个存储器
阵列到“1”状态。这是很有用的整个装置时
必须尽快清除。
通过使用启动软件芯片擦除操作
具体为6个字节装入序列。装载序列后，
该器件进入内部定时的周期相似，
写周期。在擦除操作，唯一有效的读
是触发位。见装载序列表4 ，图10
时序图，图19为流程图。
S71060-09-000
9/05
2
512千位（ 64K ×8 ）页面模式的EEPROM
SST29EE512 / SST29LE512 / SST29VE512
SST29EE512 / SST29LE512 / SST29VE512512Kb页面模式闪速存储器
数据表
产品特点：
单电压读写操作
- 5.0V -仅供SST29EE512
- 3.0-3.6V的SST29LE512
- 2.7-3.6V的SST29VE512
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗
- 工作电流：20 mA（典型值）的5V和10毫安
（典型值）为3.0 / 2.7V
- 待机电流： 10 μA （典型值）
快速页写操作
- 每个页， 512页128字节
- 页面 - 写周期： 5毫秒（典型值）
- 完整的存储器重写： 2.5秒（典型值）
- 有效字节写周期时间： 39 μs（典型值）
快速读取访问时间
- 5.0V的管理： 70和90纳秒
- 3.0-3.6V操作： 150和200纳秒
- 2.7-3.6V操作： 200和250纳秒
锁存地址和数据
自动写时序
- 内部V
PP
GENERATION
写检测结束
- 触发位
- 数据＃投票
硬件和软件数据保护
产品标识可通过以下方式访问
软件操作
TTL I / O兼容性
JEDEC标准
- 闪存EEPROM的引脚及指令集
封装
- 32引脚PLCC
- 32引脚TSOP （8毫米X 14毫米尺寸8mm x 20毫米）
- 32引脚PDIP
产品说明
该SST29EE / LE / VE512为64K ×8 CMOS ，页写
的EEPROM与SST专有的制造，高
高性能CMOS SuperFlash技术。在不分流
栅单元设计和厚氧化层隧穿注入器可实现
更好的可靠性和可制造与比较
另一种方法。该SST29EE / LE / VE512写
与单个电源。内部擦除/编程是
对用户透明。该SST29EE / LE / VE512 CON-
形成JEDEC标准引脚排列字节宽的回忆。
拥有高性能的页面写的SST29EE /
LE / VE512提供39微秒典型的字节写入时间。
整个存储器，即， 64K字节，可以被写入页面级
逐页在短短2.5秒时，在使用界面
功能，如翻转位或数据＃投票指示
在完成一个写周期。为了防止inad-
vertent写的SST29EE / LE / VE512具有片
硬件和软件数据保护方案。
设计，制造和测试了一个宽光谱
的应用中， SST29EE / LE / VE512提供与
10000次保证页面写的耐力。
数据保留的额定功率为100年以上。
该SST29EE / LE / VE512适合于应用
需要程序方便和经济的升级，
配置或数据存储器。对于所有系统应用
中，请在SST29EE / LE / VE512显著改善per-
性能和可靠性，同时降低功耗
消费。该SST29EE / LE / VE512提高使用灵活
性，同时降低了成本，程序，数据和组态
配给存储应用。
为了满足高密度的表面安装的要求，
SST29EE / LE / VE512提供32引脚PLCC和32
引脚TSOP封装。 A 600密耳， 32引脚PDIP封装
也可提供。参见图1 ，图2和3为插脚引线。
设备操作
SST的页面模式的EEPROM提供电路中的电
写能力。该SST29EE / LE / VE512不需要
单独的擦除和编程操作。国内
定时写周期执行两个擦除和编程传输
parently给用户。该SST29EE / LE / VE512具有行业
试着标准可选软件数据保护，这SST
建议总是被激活。该SST29EE / LE /
VE512与行业标准兼容的EEPROM
引脚和功能。
2001硅存储技术公司
S71060-06-000 6/01
301
1
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
SSF是Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
512 Kbit的页面模式的EEPROM
SST29EE512 / SST29LE512 / SST29VE512
数据表
读
在SST29EE / LE / VE512的读操作是CON-
通过CE＃和OE ＃受控，都具有很低的系统
以获得从所述输出数据。 CE＃用于器件
选择。当CE＃为高电平时，芯片被取消选中，
只有待机功耗。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据总线
处于高阻抗状态，当CE＃或OE ＃为高电平。
请参考更多详细信息的读周期时序图
（图4） 。
由一个特定的3字节装入序列，允许
写选定的页面，将离开SST29EE /
LE / VE512保护的页面，写结尾。该
页面加载周期由负载1 128个字节的数据
到页缓冲器。内部写周期包括的
T
BLCO
超时和写入定时器操作。在
写操作，唯一有效的读操作是数据＃投票和
触发位。
页面 - 写操作允许多达128的装载
数据的字节数进SST29EE的页缓冲器/ LE /
VE512前内部写周期的开始。能很好地协同
荷兰国际集团的内部写入周期中，所有的数据在页面缓冲器是
同时被写入到存储器阵列。因此，该
SST29EE / LE的页面写入功能/ VE512允许
整个存储器写入在短短的2.5秒。能很好地协同
荷兰国际集团内部写周期，主机可以自由地执行额外
tional任务，比如抓取来自其他地点的数据
该系统设置写入到下一个页面。在每
页面 - 写操作中，所有被加载到字节
页缓冲器必须具有相同的页面地址，例如甲
7
至A
16
。不加载用户数据的字节将被令状
10为FFH 。
请参阅图5和图6为页 - 写周期时序dia-
克。如果完成了三字节的SDP负载的后
序或初始字节负载周期，主机加载一个仲
一个字节的负载周期时间内OND字节到页缓冲器
(T
BLC
）为100μs时， SST29EE / LE / VE512会留在
页面加载周期。附加的字节，然后装入次连续
tively 。页面加载周期将在没有额外终止
tional字节装入内200 μs的页缓冲器
(T
BLCO
）从最后的字节装载周期，也就是说，不存在后续的
WE＃或CE ＃高到低在最后一个上升沿转变
的WE＃或CE ＃ 。在页缓冲器中的数据可以通过改变
随后的字节负载循环。可以在页面加载阶段
无限期地继续下去，只要主机继续加载
为100μs的字节装载周期时间内的设备。该
页被加载是由页地址确定
的最后一个字节加载。
写
本页面写入到SST29EE / LE / VE512要经常
采用JEDEC标准的软件数据保护（ SDP ）
3字节的命令序列。该SST29EE / LE / VE512
包含可选的JEDEC核准的软件数据亲
tection方案。 SST建议SDP永远是
使能，由此，写入操作的描述将
利用使能的SDP格式进行说明。
三字节
SDP启用和SDP写命令是相同的;
因此，任何时候发出SDP写命令，
软件数据保护，自动保证。
该
第一次的三字节的SDP给出命令，该设备
成为SDP启用。随后发行的同
命令绕过该页面作为数据保护
写的。在所希望的页，写结束时，整个
设备仍然受保护。有关更多说明，
请参阅应用笔记
正确使用
JEDEC标准软件数据保护
和
保护
对无意识使用单电源时
供应闪存。
的写操作包括三个步骤。步骤1是
软件数据保护3字节装入序列。
步骤2是字节负载周期的页缓冲器
SST29EE / LE / VE512 。步骤1和步骤2使用相同的时间
对于这两种操作。第3步是内部控制的写
周期为写入页缓冲器加载到所述数据
存储器阵列为非易失性存储。期间都在SDP
3字节装入序列和字节负载周期内，
地址是由在CE＃的下降沿锁存或
WE＃ ，最后的为准。该数据由利培锁存
荷兰国际集团的CE＃或WE＃边沿，以先到为准。该
内部写周期是通过T启动
BLCO
之后，定时器
上升WE＃或CE ＃ ，以先到者为准的边缘。该
写周期，一旦启动，将继续完成，典型
美云在5毫秒。参见图5和图6为WE＃和CE ＃
控制页面 - 写周期的时序图和图
15和17的流程图。
写操作有三个功能循环：该软
洁具数据保护负载序列，页面加载的过程，
和内部写周期。该软件数据保护
2001硅存储技术公司
软件芯片擦除
该SST29EE / LE / VE512提供了全片擦除操作，
这使用户可以同时清除整个
存储器阵列的“1”状态。这是有用的，当整个
设备必须快速擦除。
通过使用启动软件芯片擦除操作
具体为6个字节装入序列。装载序列后，
该器件进入内部定时的周期相似，
写周期。在擦除操作，唯一有效的读
是触发位。见装载序列表4 ，图10
时序图，图19为流程图。
S71060-06-000 6/01
301
2
512 Kbit的页面模式的EEPROM
SST29EE512 / SST29LE512 / SST29VE512
数据表
写操作状态检测
该SST29EE / LE / VE512提供了两种软件方法来
检测完成一个写周期，为了优化
该系统写周期时间。该软件检测
包含两个状态位：数据＃查询（ DQ
7
），并触发位
（ DQ
6
） 。写检测模式结束后启用
WE＃或CE ＃上涨以先到为准，从而启动
内部写周期。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是数据＃查询或
切换位读可以同时配合完成
的写周期。如果出现这种情况，系统可以有可能
获得一个错误的结果，即，有效数据可能会以CON组
flict有两种DQ
7
或者DQ
6
。为了防止杂散
排斥，如果错误的结果发生时，软件例程
应包括循环读取访问单元
附加的两（2）倍。如果两个读数是有效的，则
设备已完成写周期，否则rejec-
化是有效的。
写禁止模式：强制OE ＃低， CE ＃高或WE＃
高会抑制写操作。这可以防止不经意
在上电或掉电ENT写道。
软件数据保护（ SDP ）
该SST29EE / LE / VE512提供了JEDEC核准
所有的数据替代方案可选软件数据保护方案
ATION操作，即写和芯片擦除。与此
方案中，任何写操作需要包含的
一系列的三个字节装入操作的数据先于
装入操作。三个字节装入序列用于
启动写周期，从提供最佳的保护
意外的写操作，如系统加电时
或断电。该SST29EE / LE / VE512发货
与软件数据保护禁用。
软件保护方案可以通过硐启用
荷兰国际集团一个3字节的序列的装置，页级中
负载循环（图5和6）。该设备将被自动
matically设置到数据保护模式。任何后续
写操作都需要在前面的三字节
序列。请参阅表4为特定的软件命令
代码和图5和6的时序图。设置
器件进入未受保护模式中，一个6字节的序列
是必须的。请参阅特定代码表4和图9
为时序图。如果一个写操作时试图SDP是
启用该设备将处于不可访问状态
300微秒。 SST推荐软件数据保护
总是被激活。参见图17的流程图。
该SST29EE / LE / VE512软件数据保护是一个
全局命令，保护（或解除）中的所有页面
整个存储器阵列一旦启用（或禁用） 。 There-
使用SDP用于单页，写使SDP的前
整个阵列。单页本身不能
SDP启用或禁用，但页面地址
在SDP写操作期间将被写入。
单电源供电，可重编程非易失性memo-
里斯可能会无意中改变。 SST强烈recom-
门兹的软件数据保护（ SDP ）总是
启用。该SST29EE / LE / VE512应编程
使用SDP命令序列。 SST建议
SDP禁用命令序列不发出来的
设备前写作。
请参考以下应用笔记的详细
使用SDP信息：
防止无意识当
使用单电源闪存产品
正确使用JEDEC标准软件
数据保护
数据＃投票（ DQ
7
)
当SST29EE / LE / VE512是在内部写
周期，任何尝试读取DQ
7
的最后一个字节装入能很好地协同的
荷兰国际集团的字节负载周期将收到的补
真正的数据。一旦写周期完成时， DQ的
7
将
展现真实的数据。该设备然后准备下一次操作
化。参见图7为数据＃查询时序图和图 -
茜16为一个流程图。
切换位（ DQ
6
)
在内部写周期，任何尝试连续
阅读DQ
6
会产生交替的0和1 ，即切换
0和1之间。当写周期完成时，该
触发将停止。该设备然后准备进行下一次
操作。参见图8的触发位时序图
图16为一个流程图。切换位的初始读
通常将一个“1”。
数据保护
该SST29EE / LE / VE512提供硬件和软件
洁具功能，以防止意外的非易失性数据
写道。
硬件数据保护
噪声/毛刺保护： WE＃或CE ＃脉冲小于5
NS不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于2.5V 。
2001硅存储技术公司
S71060-06-000 6/01
301
3
512 Kbit的页面模式的EEPROM
SST29EE512 / SST29LE512 / SST29VE512
数据表
产品标识
该产品识别方式识别该设备作为
SST29EE / LE / VE512和制造商为SST。此模式
通过软件访问。有关详细信息，请参阅表4 ，图
11，用于软件ID条目，并读取时序图和
图18为ID输入命令序列流程图。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST29EE512
SST29LE512
SST29VE512
0001H
0001H
0001H
5DH
3DH
3DH
T1.2 301
产品标识模式退出
为了返回到标准的读模式中，软件
产品标识模式必须退出。退出是
通过发出软件ID退出（复位）操作完成
化，它返回设备的读操作。该
复位操作，也可以使用该设备复位为
一个无意的瞬态条件后阅读模式
显然导致设备运行异常，如：
不正确读出。参见表4软件命令
码，图12为时序波形，图18为一
流程图。
数据
BFH
0000H
F
UNCTIONAL
B
LOCK
D
IAGRAM
X解码器
超快闪
内存
A15 - A0
地址缓冲器&门锁
Y型解码器和页锁存器
CE＃
OE ＃
WE＃
控制逻辑
I / O缓冲器和数据锁存器
DQ7 - DQ0
301 ILL B1.1
WE＃
VDD
A12
A15
NC
NC
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
5
6
7
8
9
10
11
12
13
4
3
2
1
32 31 30
29
28
27
26
25
24
23
22
NC
A14
A13
A8
A9
A11
OE ＃
A10
CE＃
DQ7
32引脚PLCC
顶视图
21
14 15 16 17 18 19 20
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
VSS
301 ILL F19.1
图1 ：P
IN
A
SSIGNMENTS FOR
32-
领导
PLCC
2001硅存储技术公司
S71060-06-000 6/01
301
4
512 Kbit的页面模式的EEPROM
SST29EE512 / SST29LE512 / SST29VE512
数据表
A11
A9
A8
A13
A14
NC
WE＃
VDD
NC
NC
A15
A12
A7
A6
A5
A4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
标准引脚
顶视图
死亡最多
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
OE ＃
A10
CE＃
DQ7
DQ6
DQ5
DQ4
DQ3
VSS
DQ2
DQ1
DQ0
A0
A1
A2
A3
301 ILL F01.2
图2 ：P
IN
A
SSIGNMENTS FOR
32-
领导
TSOP
NC
NC
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
VSS
1
2
3
4
5
32-pin
6
PDIP
7
8
顶视图
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
VDD
WE＃
NC
A14
A13
A8
A9
A11
OE ＃
A10
CE＃
DQ7
DQ6
DQ5
DQ4
DQ3
301 ILL F02.2
图3 ：P
IN
A
SSIGNMENTS FOR
32-
针
PDIP
表2 ：P
IN
D
ESCRIPTION
符号
A
15
-A
7
A
6
-A
0
引脚名称
行地址输入
列地址输入
数据输入/输出
功能
提供的内存地址。行地址定义一个页面的写周期。
列地址被切换到页面加载数据
要在读周期输出数据，并在写周期接收输入数据。
数据在一个写周期内锁定。
输出处于三态，当OE ＃或CE ＃为高电平。
要激活设备时， CE＃为低。
到栅极上的数据输出缓冲器。
要控制写操作。
提供：
5.0V电源（ ±10％）为SST29EE512
3.0V电源（ 3.0-3.6V ）的SST29LE512
2.7V电源（ 2.7-3.6V ）的SST29VE512
DQ
7
-DQ
0
CE＃
OE ＃
WE＃
V
DD
芯片使能
OUTPUT ENABLE
写使能
电源
V
SS
NC
地
无连接
未连接引脚。
T2.1 301
2001硅存储技术公司
S71060-06-000 6/01
301
5
QQ：800888908 复制
