8Mbit的1.8V SPI串行闪存
SST25WF080
SST25VF016B16Mb串行外设接口（ SPI），闪速存储器
超前信息
产品特点：
单电压读写操作
– 1.65-1.95V
串行接口架构
- SPI兼容：模式0和模式3
高速时钟频率
= 75 MHz的
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
超低功耗：
- 读操作工作电流：2 mA（典型值@ 33兆赫）
- 待机电流： 5 μA （典型值）
灵活的擦除能力
- 统一4K字节扇区
- 统一32 K字节覆盖块
- 统一64 K字节覆盖块
快速擦除和字节编程：
- 芯片擦除时间： 35毫秒（典型值）
- 以部门/块擦除时间： 18毫秒（典型值）
- 字节编程时间： 14 μs（典型值）
自动地址递增（ AAI ）编程
- 降低整个芯片的编程时间
字节编程操作
检测写操作结束的
- 软件轮询状态寄存器中的BUSY位
- SO引脚上忙状态读出
复位引脚（ RST ＃ ）或可编程保持引脚
（ HOLD ＃ ）选项
- 硬件复位引脚为默认值
- 保持引脚选择暂停串行序列
不取消选择器件
写保护（ WP ＃ ）
- 启用/禁用的的锁定功能
状态寄存器
软件写保护
- 通过块保护位的写保护
状态寄存器
=温度范围
- 工业级： -40 ° C至+ 85°C
封装
- 8引脚SOIC （ 150密耳）
- 8焊球XFBGA
所有器件均符合RoHS标准
产品说明
该SST25WF080是串行闪存25成员
系列家族，并配有四线SPI兼容
接口，可以低引脚数封装，
占用更少的电路板空间，并最终降低总系
TEM成本。 SST25WF080 SPI串行闪存的制造
factured采用SST专有的高性能CMOS
SuperFlash技术。分裂栅单元设计
厚氧化层隧穿注入器可实现更高的可靠性和
制造与其他方法相比。
该SST25WF080显著改善了性能和
可靠性，同时降低功耗。该装置
写（编程或擦除）与单电源
1.65-1.95V的SST25WF080 。的总能量消耗的
是所施加的电压的函数，电流和时间
应用程序。因为对于任何给定的电压范围内，则超
Flash技术使用更少的电流进行编程，并具有
擦除时间更短，在任的总能量消耗
擦除或编程操作是低于其他闪存
内存技术。
该SST25WF080提供两个8引脚， 150密耳
SOIC封装和8焊球XFBGA包。参见图 -
URES 2和3的引脚分配。
2010硅存储技术公司
S71203-03-000
04/10
1
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
8Mbit的1.8V SPI串行闪存
SST25WF080
超前信息
地址
缓冲器
和
锁存器
X - 解码器
超快闪
内存
- 解码器
控制逻辑
I / O缓冲器
和
数据锁存器
串行接口
CE＃
SCK
SI
SO
WP ＃
RST ＃ / HOLD ＃
1203 F01.0
注意：
在AAI模式下，当配置为就绪/忙SO引脚用作RY / BY ＃引脚
状态引脚。请参阅“ END-OF-写检测”第12页了解更多信息。
图1 ：功能框图
2010硅存储技术公司
S71203-03-000
04/10
2
8Mbit的1.8V SPI串行闪存
SST25WF080
超前信息
引脚说明
顶视图
CE＃
SO
WP ＃
V
SS
1
2
3
4
8
7
6
5
V
DD
RST ＃ / HOLD ＃
SCK
SI
1203.25WF 08- SOIC- P0.0
图2 ：引脚分配为8引脚SOIC
顶视图
（球朝下）
2
SI
SCK
RST ＃ /
HOLD ＃
V
DD
CE＃
1
V
SS
WP ＃
SO
A
B
C
D
1328.25WF 8 xfbga P1.0
图3 ：引脚分配为8焊球XFBGA
表1 ：引脚说明
符号
SCK
引脚名称
串行时钟
功能
提供串行接口的定时。
命令，地址或输入数据被锁存，在时钟输入的上升沿，
而输出数据被移出的时钟输入的下降沿。
到传送命令，地址或数据串联到器件中。
输入被锁定在串行时钟的上升沿。
以串行方式传输数据出器件。
数据被移出在串行时钟的下降沿。
在AAI模式闪速忙状态引脚如果SO配置为硬件RY / BY＃引脚。看
“ END-OF-写检测”第12页了解更多信息。
该装置是由高到CE ＃低电平的转换功能。 CE ＃必须保持低位运行
持续时间任何命令序列。
写保护（ WP ＃ ）引脚用于启用/禁用状态寄存器的BPL位。
重置设备和内部逻辑的操作。与该设备的权力
RST ＃引脚功能为默认值。
要暂时停止与SPI闪存的串行通信，而设备
选择。这个被选中的指令序列;参见第5页上的“复位/保持模式” 。
提供电源电压： 1.65-1.95V的SST25WF080
T1.0 1203
SI
SO
串行数据输入
串行数据输出
CE＃
WP ＃
RST ＃ / HOLD ＃
芯片使能
写保护
RESET
HOLD
V
DD
V
SS
电源
地
2010硅存储技术公司
S71203-03-000
04/10
3
8Mbit的1.8V SPI串行闪存
SST25WF080
超前信息
存储器组织
该SST25WF080超快闪存储器阵列是奥尔加
的发布在统一的4K字节扇区， 16K字节， 32K字节，
和64 K字节可擦除覆盖块。
该SST25WF080同时支持模式0 （ 0,0 ）和模式3
（ 1,1）的SPI总线操作。之间的差
两种模式下，如图4中所示，是在SCK的状态
信号时，总线主机处于待机模式，也没有
数据正在被传输。 SCK信号为低电平的模式0
和SCK信号是高电平为模式3。对于这两种模式，
串行数据输入（ SI ）进行采样在SCK的上升沿
时钟信号和串行数据输出（SO ）之后被驱动
SCK时钟信号的下降沿。
设备操作
该SST25WF080通过SPI访问（串行
外设接口）总线兼容协议。 SPI总线
包括四个控制线;芯片使能（ CE＃ ）用于
选择该设备，并且数据通过串行存取
数据输入（ SI ） ，串行数据输出（ SO ）和串行时钟
（ SCK ） 。
CE＃
模式3
模式3
模式0
SCK
SI
SO
模式0
位7位6位5位4位3位2位1位0
最高位
不关心
位7位6位5位4位3位2位1位0
最高位
1203 F03.0
高阻抗
图4： SPI协议
2010硅存储技术公司
S71203-03-000
04/10
4
8Mbit的1.8V SPI串行闪存
SST25WF080
超前信息
复位/保持模式
在RST ＃ / HOLD ＃引脚提供了无论是硬件复位或
一个抱脚。从上电时， RST ＃ / HOLD ＃引脚默认
作为一个硬件复位引脚（ RST ＃ ） 。保持模式下此引脚
是用户选择的选项，其中一个使能保持指令
能够保持模式。一旦选定为保持引脚
（HOLD ＃ ）时，RST ＃ / HOLD＃引脚将被设置为一个
HOLD ＃引脚，只有经过加电追溯到RST ＃引脚
断和上电顺序。
RESET
如果RST ＃ / HOLD ＃引脚用作复位引脚RST ＃引脚
提供了一种硬件方法用于复位装置。驾驶
在RST ＃引脚为高电平使器件在正常工作
模式。在RST ＃引脚必须驱动为低电平最少
T
RST
时间到复位器件。 SO引脚处于高阻抗
ANCE状态，而器件处于复位状态。一个成功的复位将
复位状态寄存器到它的电状态。见表4
为默认启动模式。在一个活跃的器件复位
编程或擦除操作将中止操作和数据
有针对性的地址范围可能损坏或遗失
在中止擦除或编程操作。该器件退出
正在进行AAI编程模式，并将SO引脚
在高阻抗状态。
CE＃
T
RECR
T
RECP
T
RECE
SCK
T
RST
RST ＃
T
RHZ
SO
SI
1203 F04.0
图5 ：复位时序图
表2 ：复位时序参数
符号
T
RST
1
参数
复位脉冲宽度
重置为高阻输出
从读复位恢复
从程序重置恢复
从擦除复位恢复
民
100
最大
107
100
10
1
单位
ns
ns
ns
s
ms
T2.1203
T
RHZ
T
RECR
T
RECP
T
RECE
1.对于复位，而在编程或擦除模式下，复位脉冲必须>5μs
2010硅存储技术公司
S71203-03-000
04/10
5
QQ：2880707522 复制
