4兆位的SPI串行闪存
SST25VF040B
SST25VF040B4Mb串行外设接口（ SPI），闪速存储器
数据表
产品特点：
单电压读写操作
– 2.7-3.6V
串行接口架构
- SPI兼容：模式0和模式3
高速时钟频率
- 高达50/80 MHz的
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 读操作工作电流10 mA（典型值）
- 待机电流： 5 μA （典型值）
灵活的擦除能力
- 统一4K字节扇区
- 统一32 K字节覆盖块
- 统一64 K字节覆盖块
快速擦除和字节编程：
- 芯片擦除时间： 35毫秒（典型值）
- 以部门/块擦除时间： 18毫秒（典型值）
- 字节编程时间： 7 μs（典型值）
自动地址递增（ AAI ）编程
- 降低整个芯片的编程时间
字节编程操作
检测写操作结束的
- 软件轮询状态寄存器中的BUSY位
- 在AAI模式SO引脚上忙状态读出
保持引脚（ HOLD ＃ ）
- 暂停串行序列的记忆
不取消选择器件
写保护（ WP ＃ ）
- 启用/禁用的的锁定功能
状态寄存器
软件写保护
- 通过块保护位的写保护
状态寄存器
=温度范围
- 商业： 0 ° C至+ 70°C
- 工业级： -40 ° C至+ 85°C
封装
- 8引脚SOIC （ 200密耳）
- 8引脚SOIC （ 150密耳）
- 8触点WSON （ 6× 5毫米）
所有器件均符合RoHS标准
产品说明
25系列串行闪存系列具有一个四线，SPI
兼容接口，允许低引脚数封装
年龄占用更少的电路板空间，并最终降低
总的系统成本。该SST25VF040B设备
加强与改进的工作频率和连
更低的功耗。 SST25VF040B SPI串行闪存
回忆与SST专有的制造，高
高性能CMOS SuperFlash技术。分裂栅
单元设计和厚氧化层隧穿注入器可实现更好的
可靠性和可制造性与替代比较
的方法。
该SST25VF040B设备显著改善perfor-
曼斯和可靠性，同时降低功耗。
该器件的写入（编程或擦除）与单电
电源为2.7-3.6V SST25VF040B的。的总能量
消耗是所施加电压的函数，电流和
应用程序的时间。因为对于任何给定的电压范围内，则
SuperFlash技术的编程电流小，
具有更短的擦除时间，总的能量过程中消耗
任何擦除或编程操作小于替代
闪存技术。
该SST25VF040B器件采用8引脚SOIC
（ 200密耳） ， 8引脚SOIC （ 150密耳） ，和8触点WSON
（ 6× 5毫米）封装。参见图2引脚分配。
2009硅存储技术公司
S71295-05-000
10/09
1
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
4兆位的SPI串行闪存
SST25VF040B
数据表
引脚说明
CE＃
SO
WP ＃
VSS
1
2
8
7
VDD
HOLD ＃
SCK
SI
CE＃
SO
WP ＃
VSS
1
8
VDD
HOLD ＃
SCK
SI
2
7
顶视图
3
4
6
5
3
顶视图
6
4
5
1295 08 -SOIC S2A P1.0
1295 08 - WSON QA P2.0
8引脚SOIC
图2 ：引脚分配
表1 ：引脚说明
符号
SCK
引脚名称
串行时钟
功能
8触点WSON
提供串行接口的定时。
命令，地址或输入数据被锁存，在时钟输入的上升沿，
而输出数据被移出的时钟输入的下降沿。
到传送命令，地址或数据串联到器件中。
输入被锁定在串行时钟的上升沿。
以串行方式传输数据出器件。
数据被移出在串行时钟的下降沿。
当重新配置为RY / BY ＃引脚AAI编程期间输出闪存忙状态。
见“写操作结束的硬件检测”第12页的详细信息。
该装置是由高到CE ＃低电平的转换功能。 CE ＃必须保持低位运行
持续时间任何命令序列。
写保护（ WP ＃ ）引脚用于启用/禁用状态寄存器的BPL位。
要暂时停止与SPI闪存的串行通信，无需重新设置
装置。
为SST25VF040B 2.7-3.6V ：提供电源电压
T1.0 1295
SI
SO
串行数据输入
串行数据输出
CE＃
WP ＃
HOLD ＃
V
DD
V
SS
芯片使能
写保护
HOLD
电源
地
2009硅存储技术公司
S71295-05-000
10/09
3
4兆位的SPI串行闪存
SST25VF040B
数据表
存储器组织
该SST25VF040B超快闪存储器阵列是奥尔加
的发布制服4 K字节可擦除扇区， 32 K字节
覆盖块和64 K字节可擦除覆盖块。
该SST25VF040B支持模式0 （0,0）和模式
3 （ 1,1） SPI总线操作。之间的差
两种模式，如图3中所示，是在SCK的状态
信号时，总线主机处于待机模式，也没有
数据正在被传输。 SCK信号为低电平的模式0
和SCK信号是高电平为模式3。对于这两种模式，
串行数据输入（ SI ）进行采样在SCK的上升沿
时钟信号和串行数据输出（SO ）之后被驱动
SCK时钟信号的下降沿。
设备操作
该SST25VF040B通过SPI访问（串行
外设接口）总线兼容协议。 SPI总线
包括四个控制线;芯片使能（ CE＃ ）用于
选择该设备，并且数据通过串行存取
数据输入（ SI ） ，串行数据输出（ SO ）和串行时钟
（ SCK ） 。
CE＃
模式3
模式3
模式0
SCK
SI
SO
模式0
位7位6位5位4位3位2位1位0
最高位
不关心
位7位6位5位4位3位2位1位0
最高位
1295 SPIprot.0
高阻抗
图3： SPI协议
2009硅存储技术公司
S71295-05-000
10/09
4
4兆位的SPI串行闪存
SST25VF040B
数据表
保持工作
在HOLD ＃引脚用于暂停串行序列不足
与SPI Flash存储器的方式，无需重新设置时钟 -
荷兰国际集团序列。要激活HOLD ＃模式， CE＃必须
在低电平状态。在HOLD ＃模式开始时，
SCK有效低电平状态不谋而合的下降沿
HOLD ＃信号。保持模式结束时， HOLD ＃
与SCK有效低电平状态信号的上升沿一致。
如果HOLD＃信号的下降沿不重合
与SCK有效低电平状态，则设备进入保持
在接下来的SCK达到低电平状态模式。
同样，如果HOLD＃信号的上升沿不
与SCK有效低电平状态，则设备一致
出口在保持模式下，当SCK下一个到达活动
低状态。参见图4为保持状态的波形。
一旦设备进入保持模式，所以会在高
阻抗状态，而SI和SCK可以V
IL
或V
IH 。
如果CE ＃是在一个保持状态驱动的高电平有效，它重置
该装置的内部逻辑。只要HOLD ＃信号
低，内存仍然保持状态。要恢复
与设备通信， HOLD ＃必须驱动
高电平有效，而CE ＃必须驱动低电平有效。见图
24，保持时间。
SCK
HOLD ＃
活跃
HOLD
活跃
HOLD
活跃
1295 HoldCond.0
图4 ：保持状态的波形
写保护
SST25VF040B提供了软件写保护。该
写保护引脚（ WP ＃ ）启用或禁用的锁定
功能状态寄存器。该块保护位
（ BP3 ， BP2 ， BP1 ， BP0和BPL）在状态寄存器亲
韦迪写保护的存储器阵列和状态
注册。见表4块保护的说明。
写保护引脚（ WP ＃ ）
写保护（ WP ＃ ）引脚使能的锁定功能
化BPL位（第7位） ，在状态寄存器的。当WP ＃
驱动为低电平时，写状态寄存器的执行
（ WRSR）指令由BPL的值确定
位（见表2） 。当WP＃为高电平时，向下锁定功能
BPL位和灰被禁用。
表2 ：条件执行写状态 -
寄存器（ WRSR ）指令
WP ＃
L
L
H
BPL
1
0
X
执行WRSR指令
不允许
允许
允许
T2.0 1295
2009硅存储技术公司
S71295-05-000
10/09
5
QQ：2880707522 复制
