SP9600
12位，低功耗电压输出D / A转换器
s
s
s
s
低功耗 - 0.5MW
电压输出， 0.5V至4.5V范围
+5 V单电源
700kHz的乘法带宽
(2-Quadrant)
s
标准的3线串行接口
s
8针（ 0.15" ） SOIC和塑料DIP
套餐
说明
该
SP9600
是一个非常低功耗的12位数字 - 模拟转换器。它具有0.5至4.5伏
使用单个+其它5伏特的电源时，输出摆幅。该转换器采用标准的3线串行
接口与SPI兼容
， QSPI
和MICROWIRE
。输出稳定时间是在指定的
20μs的。该
SP9600
采用8引脚SOIC 0.15"和DIP封装，规定工作
商用和工业温度范围。
V
REF
DAC
注册
LATCH
DAC
+
–
V
OUT
AGND
移
注册
CS
IN
SCLK
SP9600DS/04
SP9600 12位，低功耗电压输出D / A转换器
版权所有2000 Sipex的公司
1
绝对最大额定值
这些压力额定值只，设备的功能操作
在上述的那些操作指示的这些或任何其他
规格部分下面是不是暗示。接触
绝对最大额定值条件下长时间
会影响其可靠性。
V
DD
- DGND ................................................ .................. - 0.3V ， + 6.0V
V
REF
- ................................................. ............................. DGND ，V
DD
AGND ................................................. ......................... DGND ，V
REF
D
IN
.................................................. ................................ DGND ，V
DD
功耗
塑料DIP ................................................ .......................... 375MW
（减免7MW / ° C以上+ 70 ° C）
小外形................................................ ...................... 375MW
（减免7MW / ° C以上+ 70 ° C）
特定网络阳离子
（典型的为25℃ ;吨
民
≤
T
A
≤
T
最大
; V
DD
= + 5V ， DGND = 0V ，V
REF
= + 3.5V ; AGND = + 1.5V ; CMOS逻辑电平数字输入;规范适用于所有等级，除非另有说明。 ）
参数
数字输入
逻辑电平
V
IH
V
IL
2四核处理器，输入编码
参考输入
V
REF
电压范围
AGND电压范围
输入阻抗
模拟输出
收益
-B ， -K
-A ， -J
初始偏移双极
电压范围
输出电流
静态性能
决议
积分线性度
-B ， -K
-A ， -J
差分线性
-B ， -K
-A ， -J
单调性
动态性能
建立时间
小信号
满量程
压摆率
乘法带宽
稳定性
收益
秤的零点
分钟。
典型值。
马克斯。
单位
条件
2.4
0.8
二进制
伏
伏
注5
0.5
0.5
11
4.5
4.5
13.9
伏
伏
k
D
IN
= 1365 ;代码依赖
±0.5
±1.0
±1.0
±0.25
0.5
±1.0
12
±0.25
±0.5
±0.5
±2.0
±4.0
±5.0
±3.0
4.5
最低位
最低位
最低位
最低位
伏
mA
位
注3
注3
V
REF
= 4.5V ; AGND = 0.5V
D
IN
= 0
±0.5
±1.0
最低位
最低位
最低位
最低位
最低位
注3
注3
V
REF
= 4.5V ; AGND = 0.5V
±0.25
±0.75
±0.25
±1.0
保证
2
20
0.3
700
15
15
s
s
V / μs的
千赫
PPM /°C的
PPM /°C的
到0.012％
到0.012 ％以下，V
OUT
= 0.5 4.5V
t
民
给T
最大
t
民
给T
最大
SP9600DS/04
SP9600 12位，低功耗电压输出D / A转换器
版权所有2000 Sipex的公司
2
特定网络阳离子
（续）
（典型的为25℃ ;吨
民
≤
T
A
≤
T
最大
; V
DD
= + 5V ， DGND = 0V ，V
REF
= + 3.5V ; AGND = + 1.5V ; CMOS逻辑电平数字输入;规范适用于所有等级，除非另有说明。 ）
参数
电源要求
V
DD
-J ， -K
-A，-B
功耗
开关
特征
CS建立时间
(t
CSS
)
SCLK下降到CS
秋季保持时间
(t
CSH0
)
SCLK秋季到CS上升
保持时间
(t
CSH1)
SCLK高宽
(t
CH ）
SCLK低电平宽度
(t
CL
)
DIN建立时间
(t
DS
)
DIN保持时间
(t
DH
)
CS高脉冲宽度
(t
CSW
)
环境和
机械
工作温度
-J ， -K
-A，-B
存储
包
–_N
–_S
注意事项：
1.
2.
3.
4.
5.
分钟。
典型值。
马克斯。
单位
条件
注5
+5V,
±3%;
注4 ， 5
0.1
0.1
0.5
0.18
0.25
mA
mA
mW
25
ns
20
ns
0
40
40
50
0
30
ns
ns
ns
ns
ns
ns
0
-40
-60
+70
+85
+150
8引脚塑料DIP
8引脚SOIC 0.15"
°C
°C
°C
积分线性，对于
SP9600,
被测量为的幅度的算术平均值
最大的正偏差和从任何理论值的最大负偏差
给定的输入条件。
微分线性距离的1 LSB的理论值对于任何两个输出步骤的偏差
相邻的数字输入代码。
1 LSB = （V
REF
- AGND ） / 4096 。
V
REF
， AGND = 2.5V 。
下面的上电顺序建议： V
DD
(+5V), V
REF
SP9600DS/04
SP9600 12位，低功耗电压输出D / A转换器
版权所有2000 Sipex的公司
3
引脚 - 8引脚塑料DIP & SOIC
V
OUT
V
DD
SCLK
D
IN
1
2
3
4
8
7
V
REF
AGND
DGND
CS
工作原理
该
SP9600
包括四个主要的功能
块 - 输入移位寄存器， DAC寄存器，
12位D / A转换器和一个输出缓冲
放大器，
图1 。
输入移位寄存器被用于转换的
串行输入数据流以并行的12位
数字字。输入数据被移位的位置
略去时钟（ SCLK ）边，当片选
（CS）信号是在“低”状态。 MSB是
首先加载和低位在后。的无移位
输入数据时发生的片选（ CS ）
信号处于“高”状态。
DAC寄存器，用于存储所述数字
字被发送到R- 2R的DAC 。它的价值
被更新的芯片的正跳变
选择（CS）信号。
12位D / A转换器是一个“倒” R- 2R
梯形网络。 DAC本身实现
精密薄膜电阻和CMOS
传输门开关。电阻网络
工作激光微调比达到更好12-
位精度。在D / A转换器，用于
将12位的输入字转换为精度
电压。
运算放大器是一款轨到轨输入，
轨到轨输出CMOS放大器。它是能够
的负载电流在1.5至供给1毫安
3.5输出电压范围。初始失调电压
年龄是激光微调，以提高精确度。设定
稳定时间是20
s
为满量程输出跃迁
化至0.012 ％的精度。
SP9600
6
5
引脚分配
引脚1 V
OUT
- 电压输出。
引脚2 - V
DD
- + 5V电源输入。
3-引脚SCLK - 串行时钟输入。
销4-
IN
- 串行数据输入。
引脚5 CS - 片选输入。
6脚 - DGND - 数字地
销7- AGND - 模拟地。
引脚8 V
REF
- 参考输入。
功能...
该
SP9600
是一款低功耗12位数字 -
模拟转换器。该转换器具有0.5
4.5伏的输出摆幅与单个+ 5V电源。
使用的输入编码格式为标准二进制，
表1中。
这个数字到模拟转换器采用的是标
准3线接口与SPI兼容
,
QSPI
和MICROWIRE
。输出稳定
时间在指定的20
s
全12位精度
驾驶10KΩ ， 10pF的负载组合时。
该
SP9600
数位类比转换器是
理想地适合于各种应用，如ATE ，
过程控制器，机器人和instrumenta-
化。该
SP9600
可在8引脚0.15"
SOIC和0.3" PDIP封装，规定工作
商用和工业温度范围。
输入
最高位
1111
1111
0000
0000
1111
1111
0000
0000
最低位
1111
1110
0001
0000
产量
V
REF
- 1 LSB
V
REF
- 2 LSB
AGND + 1 LSB
AGND
(V
REF
-AGND ）
2
12
1 LSB =
表1.二进制编码
SP9600DS/04
SP9600 12位，低功耗电压输出D / A转换器
版权所有2000 Sipex的公司
4
0.5 LSB
DNLE
-0.5 LSB
0.5 LSB
茵莱
-0.5 LSB
0
DNLE ，茵莱图解
CODE
4095
使用本SP9600
外部参考
在R-2R DAC输入电阻的代码依赖新生
凹痕和最小（ 11KΩ ）的代码1365和
2731.而且，它几乎是无限的，在代码0。因为
的基准的代码相关性质
投入，高品质，低输出阻抗
放大器应该被用来驱动在V
REF
和
AGND输入。
串行时钟和更新速率
该
SP9600
最大串行时钟速率（SCLK）
由1 /（吨定
CH
+t
CL
），它是约
12.5兆赫。该数字字的更新率被限制
通过芯片选择周期，这是12× SCLK
时间加上CS高脉冲宽度t
CSW
。这
等于1
s
或1兆赫的更新速率。不过，
DAC的建立时间，以12位为20
s,
哪
为满量程输出转换将限制
更新率50千赫。
逻辑接口
该
SP9600
被设计为与之兼容
的TTL及CMOS逻辑电平。然而，驾驶
数字输入与TTL电平信号将
通过增加该部分的消耗功率
300
A.
为了实现最低的功率
消费使用轨到轨CMOS水平
推动数字输入。
V
REF
DAC
DAC
注册
注册
D
IN
1
移
注册
12
LATCH
12
DAC
+
–
V
OUT
AGND
图1.详细的框图
V
REF
其中...
V
OUT
= V
DAC
D
IN
+
–
AGND
V
DAC
V
OUT
V
DAC
=
(
4096
)
X （V
D
IN
REF
- AGND ） + AGND
图2.传输功能
SP9600DS/04
SP9600 12位，低功耗电压输出D / A转换器
版权所有2000 Sipex的公司
5
QQ：2881677436 复制
