SP9502
SIGNAL PROCESSING EXCELLENCE
双通道， 12位，电压输出D / A转换器
s
s
s
s
s
s
s
s
s
s
s
s
低成本
两个12位DAC的一个单芯片
低功耗 - 40毫瓦（ 20毫瓦/ DAC ）
双缓冲输入
±
5V电源工作
电压输出，
±
4.5V范围
中量程预设，零伏输出
保证0.5 LSB INL最大值
保证0.75 LSB DNL最大值
2 MHz的四象限乘法带宽
独立的基准输入
28引脚SOIC和DIP塑料
套餐
s
12或8位
p
公共汽车
描述
该
SP9502
是一款低功耗，广受欢迎的SP9345的双通道版本，四核12位数字 - 模拟
转换器。它的特点
±4.5V
使用时，输出摆幅
±5
伏电源。所述转换器是双
缓冲，便于微处理器接口。每一个12位DAC是独立寻址和
两者的DACS可以使用单个传送命令被同时更新。输出
建立时间规定为4微秒。该
SP9502
采用28引脚SOIC和DIP封装，
规定在商用温度范围。
在REF
1
输入
注册
数据
输入
8 MSB的
4 LSB的
LATCH
LATCH
DAC
LATCH
DAC
注册
–
LATCH
DAC
+
VOUT1
在REF
2
–
+
VOUT2
控制逻辑
A
CS
WR1 B1 / B2 WR2 XFER CLR
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
版权所有1999 Sipex的公司
1
绝对最大额定值
这些压力额定值只，设备的功能操作
在上述的那些操作指示的这些或任何其他
规格部分下面是不是暗示。接触
绝对最大额定值条件下长时间
会影响其可靠性。
V
DD
- GND ................................................ ..................... - 0.3V ， + 6.0V
V
SS
- GND ................................................ .................... + 0.3V ， -6.0V
V
DD
- V
SS ......................................................................................................................
-0.3V, +12.0V
V
REF
..................................................................................... V
SS
, V
DD
D
IN
....................................................................................... V
SS
, V
DD
功耗
塑料DIP ................................................ .......................... 375MW
（减免7MW / ° C以上+ 70 ° C）
小外形................................................ ...................... 375MW
（减免7MW / ° C以上+ 70 ° C）
特定网络阳离子
（典型值在25℃时，T
民
≤
T
A
≤T
最大
; V
DD
= +5V, V
SS
= -5V, V
REF
= + 3V ; CMOS逻辑电平数字输入;规范适用于所有等级，除非另有说明。 ）
参数
数字输入
逻辑电平
V
IH
V
IL
4四，双极性编码
参考输入
电压范围
输入阻抗
模拟输出
收益
-K
-J
初始偏移双极
电压双极性范围
输出电流
静态性能
决议
积分线性度
-K
-J
差分线性
-K
-J
单调性
动态性能
建立时间
小信号
满量程
压摆率
乘法带宽
分钟。
典型值。
马克斯。
单位
条件
2.4
0.8
偏移二进制码
+3
8.8
+4.5
伏
伏
6
伏
k
注5
D
IN
= 1877年，相关的代码
+0.5
+1.0
+1.0
+0.25
+3.0
+5.0
+0.5
12
+0.25
+0.5
+0.5
+2.0
+4.0
+5.0
+3.0
+4.5
最低位
最低位
最低位
最低位
伏
mA
mA
位
V
REF
=
±3V;
注3
V
REF
=
±3V;
注3
V
REF
=
±4.5V;
注3
D
IN
= 2,048
V
REF
=
±3V
V
REF
=
±4.5V
+0.5
+1.0
+3.0
最低位
最低位
最低位
最低位
最低位
V
REF
=
±3V;
注3
V
REF
=
±3V;
注3
V
REF
=
±4.5V;
注3
+0.25
+0.75
+0.25
+1.0
保证
0.5
4
4
2
s
s
V / μs的
兆赫
到0.012％
到0.012％
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
版权所有1999 Sipex的公司
2
特定网络阳离子
（续）
（典型值在25℃时，T
民
≤
T
A
≤T
最大
; V
DD
= +5V, V
SS
= -5V, V
REF
= + 3V ; CMOS逻辑电平数字输入;规范适用于所有等级，除非另有说明。 ）
参数
分钟。
典型值。
马克斯。
单位
PPM /°C的
PPM /°C的
ns
ns
ns
ns
ns
条件
t
民
给T
最大
t
民
给T
最大
以WR1上升沿，
图4
稳定性
收益
15
双极性零
15
开关特性
t
DS
数据建立时间
140
100
t
DN
数据保持时间
0
t
WR
把脉冲宽度
140
100
140
100
t
XFER
转移脉冲宽度
t
WC
共写命令
280
200
电源要求
V
DD
-J ， -K
4
6
V
SS
-J ， -K
4
6
功耗
40
环境和机械
工作温度
-J ， -K
0
+70
存储
-60
+150
包
_N
28引脚塑料DIP
_S
28引脚SOIC
注意事项：
1.
2.
3.
4.
5.
注5
+5V,
±3%;
注4 ， 5
mA
mA
mW
-5V,
±3%;
注4 ， 5
°C
°C
积分线性，对于
SP9502,
被测量为的幅度的算术平均值
最大的正偏差和从任何理论值的最大负偏差
给定的输入条件。
微分线性距离的1 LSB的理论值对于任何两个输出步骤的偏差
相邻的数字输入代码。
1 LSB = 2 * V
REF
/4,096.
V
REF
= 0V.
下面的上电顺序的建议，以避免锁存起来： V
SS
(-5V), V
DD
（ + 5V ） ， REFIN 。
+0.25 LSB
DNLE
-0.25 LSB
+0.25 LSB
茵莱
-0.25 LSB
茵莱， DLNE图解
0
CODE
4095
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
版权所有1999 Sipex的公司
3
引脚 - 28引脚SOIC & DIP
北卡罗来纳州
V
OUT2
V
SS
V
DD
CLR
REF IN 2
GND
B1/B2
A
REF IN 1
XFER
WR2
WR1
CS
被迫到1000 0000 0000 ，DAC输出
将沉淀到0V。低电平有效。
北卡罗来纳州
DB
0
DB
1
DB
2
DB
3
DB
4
DB
5
DB
6
DB
7
DB
8
DB
9
DB
10
DB
11
V
OUT1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
SP9502
28
27
26
25
24
23
22
21
20
19
18
17
16
15
引脚13 - WR1 - 写输入1 - 在联
与CS （引脚14） ，使输入寄存器选择，
和控制数据从输入总线传送
到输入寄存器。低电平有效。
引脚14 - CS - 片选 - 允许写
数据输入寄存器和/或从传输数据
输入总线到DAC寄存器。
引脚15 = V
OUT1
- 从DAC1电压输出。
引脚16 - DB
11
- 数据位11 ;最高有效位。
引脚17 - DB
10
- 数据位10 。
引脚18 - DB
9
- 数据位9 。
引脚19 - DB
8
- 数据位8 。
引脚分配
引脚1 - 北卡罗来纳州 - 无连接。
引脚2 - V
输出2
- 从DAC2电压输出。
引脚3 - V
SS
- -5V电源输入。
引脚4 - V
DD
- + 5V电源输入。
引脚5 - CLR - 清除。门控与WR2 （引脚12） 。
低电平有效。同时清除DAC输出为0V 。
6脚 - REF IN2 - 参考输入的DAC2 。
引脚7 - GND - 接地。
引脚8 - B1 / B2 - 字节1 /字节2 - 选择数据
输入格式。在8引脚为逻辑“ 1 ”选择12
比特模式，并且所有12个数据比特被提供给
DAC （ S）不变;一个逻辑“0”，选择了8位
模式，并在4个LSB被连接到四个
最高有效位，允许一个8位的MSB对齐接口。
引脚9 - A - 地址用于DAC的选择 - 一个
逻辑“0”中选择的DAC 1;一个逻辑“1”的选择
DAC 2 。
引脚10 - REF IN1 - 参考输入的DAC1 。
引脚11 - XFER - 转让。门控与WR2
（引脚12） ;加载所有DAC寄存器同时进行。
低电平有效。
引脚12 - WR2 - 写输入2 - 在联
与XFER （引脚11 ） ，控制数据的传输
从输入寄存器的DAC寄存器。在
使用CLR结合（引脚5） ， DAC寄存器
引脚20 - DB
7
- 数据第7位。
引脚21 - DB
6
- 数据第6位。
引脚22 - DB
5
- 数据第5位。
引脚23 - DB
4
- 数据位4 。
引脚24 - DB
3
- 数据位3 。
引脚25 - DB
2
- 数据位2 。
引脚26 - DB
1
- 数据位1 。
引脚27 - DB
0
- 数据位0 ; LSB
引脚28 - 北卡罗来纳州 - 无连接。
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
版权所有1999 Sipex的公司
4
特点
该
SP9502
是一款低功耗，的双通道版本
流行的SP9345 ，四路12位数字 - 模拟
转换器。这种双电压输出， 12位
数位类比转换器功能
±4.5V
产量
当使用波动
±5
伏电源。输入
使用的编码格式是标准的偏移二进制。
（参照
表1
下文）。
该转换器利用对每一个双缓冲
12个并行数字输入，轻松微处理器
界面。每一个12位DAC独立
寻址和两个DAC可能simulta-
使用单个XFER命令neously更新。
输出稳定时间规定为4微秒到全
12位精度驾驶5Kohm ， 50pF的负载时，
组合。该
SP9502,
双12位Digital-
模拟转换器非常适合于应用
系统蒸发散，如ATE ，过程控制器，机器人，
和仪表。该
SP9502
在可用
28引脚塑封SOIC和塑料DIP封装，
在指定的商业（ 0°C至+ 70 ° C）
温度范围。
工作原理
该
SP9502
五个主要的功能模块
- 输入数据多路转换器，数据寄存器，控制
逻辑， 12位D / A转换器，和两个双极
输出电压的放大器。输入数据的多
路器被设计成连接至任一12-位或8位
微处理器的数据总线。输入数据格式
一个逻辑“1” - 由B1 / B2信号控制
选择12位模式，而逻辑“0”的选择
在8位模式。在12位模式中的数据是
不改变传送到输入寄存器
在它的格式。在8位模式中，四个最低
显著位（LSB ）被连接到四个
最显著位（MSB ） ，从而使一个8位
MSB对齐接口。所有的数据输入是
在这两种模式下使用CS信号使能。该
数字输入端被设计为TTL和5V
CMOS兼容。
为了降低DAC满量程输出
敏感的MSB的大比重
在传统的R- 2R梯形电阻发现， 3
位最高值被解码成8相等加权的水平。
这降低了每个位的一个因子的贡献
4 ，因此，降低了输出灵敏度误
匹配电阻器和开关用相同的
量。线性误差和稳定性都
改进的原因相同。每个D / A CON-
换器从数据总线由两个稳压分离
存器，每个包括电平触发的锁存器
图1 。
第一个寄存器（输入寄存器）为12
位宽。输入寄存器的选择通过
地址输入A
0
AND A
1
并且由CS启用
和WR1信号。在8位模式下，使
信号输出到8位最高值是由一个逻辑低无效
在B1 / B2以允许4 LSB的更新。该
第二个寄存器（ DAC寄存器） ，接受DE-
3编码MSB的加9 LSB的。两个DAC
寄存器同时更新为
DAC的使用XFER和WR2信号。运用
CLR和WR2信号或上电复位时，
（启用时，接通电源）的DAC
寄存器被设置为1000 0000 0000和DAC的
输出将稳定到0V 。
使用控制逻辑输入，用户具有完全的
地址译码器，芯片使能，数据
转移和DAC的结算。控制
逻辑输入电平触发，而像数据
输入， TTL和CMOS兼容。真相
表（表
2)
显示相应的功能
与控制逻辑的状态相关的
输入。
本身有实现的数模转换器
精密薄膜电阻网络和CMOS
传输门开关。每个D / A转换器
用于从它的DAC转换为12位的输入
注册一个精密电压。
的双极性电压输出
SP9502
is
从DAC的电压输出在芯片上
(V
DAC
）通过使用运算放大器和两个
所示连接在反馈电阻
图2中。
这种配置产生
±4.5V
双极性输出
范围与标准偏移二进制编码。 （见
表1）
版权所有1999 Sipex的公司
输入
最高位
1111
1111
1000
1000
0000
0000
1111
1111
0000
0000
0000
0000
最低位
1111
1110
0001
0000
0001
0000
产量
VREF - 1 LSB
VREF - 2 LSB
0 + 1 LSB
0
-VREF + 1 LSB
-VREF
2V
REF
1 LSB =
2
12
表1.偏移二进制编码
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
5
SP9502
SIGNAL PROCESSING EXCELLENCE
双通道， 12位，电压输出D / A转换器
s
s
s
s
s
s
s
s
s
s
s
s
低成本
两个12位DAC的一个单芯片
低功耗 - 40毫瓦（ 20毫瓦/ DAC ）
双缓冲输入
±
5V电源工作
电压输出，
±
4.5V范围
中量程预设，零伏输出
保证0.5 LSB INL最大值
保证0.75 LSB DNL最大值
2 MHz的四象限乘法带宽
独立的基准输入
28引脚SOIC和DIP塑料
套餐
s
12或8位
p
公共汽车
描述
该
SP9502
是一款低功耗，广受欢迎的SP9345的双通道版本，四核12位数字 - 模拟
转换器。它的特点
±4.5V
使用时，输出摆幅
±5
伏电源。所述转换器是双
缓冲，便于微处理器接口。每一个12位DAC是独立寻址和
两者的DACS可以使用单个传送命令被同时更新。输出
建立时间规定为4微秒。该
SP9502
采用28引脚SOIC和DIP封装，
规定在商用温度范围。
在REF
1
输入
注册
数据
输入
8 MSB的
4 LSB的
LATCH
LATCH
DAC
LATCH
DAC
注册
–
LATCH
DAC
+
VOUT1
在REF
2
–
+
VOUT2
控制逻辑
A
CS
WR1 B1 / B2 WR2 XFER CLR
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
版权所有1999 Sipex的公司
1
绝对最大额定值
这些压力额定值只，设备的功能操作
在上述的那些操作指示的这些或任何其他
规格部分下面是不是暗示。接触
绝对最大额定值条件下长时间
会影响其可靠性。
V
DD
- GND ................................................ ..................... - 0.3V ， + 6.0V
V
SS
- GND ................................................ .................... + 0.3V ， -6.0V
V
DD
- V
SS ......................................................................................................................
-0.3V, +12.0V
V
REF
..................................................................................... V
SS
, V
DD
D
IN
....................................................................................... V
SS
, V
DD
功耗
塑料DIP ................................................ .......................... 375MW
（减免7MW / ° C以上+ 70 ° C）
小外形................................................ ...................... 375MW
（减免7MW / ° C以上+ 70 ° C）
特定网络阳离子
（典型值在25℃时，T
民
≤
T
A
≤T
最大
; V
DD
= +5V, V
SS
= -5V, V
REF
= + 3V ; CMOS逻辑电平数字输入;规范适用于所有等级，除非另有说明。 ）
参数
数字输入
逻辑电平
V
IH
V
IL
4四，双极性编码
参考输入
电压范围
输入阻抗
模拟输出
收益
-K
-J
初始偏移双极
电压双极性范围
输出电流
静态性能
决议
积分线性度
-K
-J
差分线性
-K
-J
单调性
动态性能
建立时间
小信号
满量程
压摆率
乘法带宽
分钟。
典型值。
马克斯。
单位
条件
2.4
0.8
偏移二进制码
+3
8.8
+4.5
伏
伏
6
伏
k
注5
D
IN
= 1877年，相关的代码
+0.5
+1.0
+1.0
+0.25
+3.0
+5.0
+0.5
12
+0.25
+0.5
+0.5
+2.0
+4.0
+5.0
+3.0
+4.5
最低位
最低位
最低位
最低位
伏
mA
mA
位
V
REF
=
±3V;
注3
V
REF
=
±3V;
注3
V
REF
=
±4.5V;
注3
D
IN
= 2,048
V
REF
=
±3V
V
REF
=
±4.5V
+0.5
+1.0
+3.0
最低位
最低位
最低位
最低位
最低位
V
REF
=
±3V;
注3
V
REF
=
±3V;
注3
V
REF
=
±4.5V;
注3
+0.25
+0.75
+0.25
+1.0
保证
0.5
4
4
2
s
s
V / μs的
兆赫
到0.012％
到0.012％
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
版权所有1999 Sipex的公司
2
特定网络阳离子
（续）
（典型值在25℃时，T
民
≤
T
A
≤T
最大
; V
DD
= +5V, V
SS
= -5V, V
REF
= + 3V ; CMOS逻辑电平数字输入;规范适用于所有等级，除非另有说明。 ）
参数
分钟。
典型值。
马克斯。
单位
PPM /°C的
PPM /°C的
ns
ns
ns
ns
ns
条件
t
民
给T
最大
t
民
给T
最大
以WR1上升沿，
图4
稳定性
收益
15
双极性零
15
开关特性
t
DS
数据建立时间
140
100
t
DN
数据保持时间
0
t
WR
把脉冲宽度
140
100
140
100
t
XFER
转移脉冲宽度
t
WC
共写命令
280
200
电源要求
V
DD
-J ， -K
4
6
V
SS
-J ， -K
4
6
功耗
40
环境和机械
工作温度
-J ， -K
0
+70
存储
-60
+150
包
_N
28引脚塑料DIP
_S
28引脚SOIC
注意事项：
1.
2.
3.
4.
5.
注5
+5V,
±3%;
注4 ， 5
mA
mA
mW
-5V,
±3%;
注4 ， 5
°C
°C
积分线性，对于
SP9502,
被测量为的幅度的算术平均值
最大的正偏差和从任何理论值的最大负偏差
给定的输入条件。
微分线性距离的1 LSB的理论值对于任何两个输出步骤的偏差
相邻的数字输入代码。
1 LSB = 2 * V
REF
/4,096.
V
REF
= 0V.
下面的上电顺序的建议，以避免锁存起来： V
SS
(-5V), V
DD
（ + 5V ） ， REFIN 。
+0.25 LSB
DNLE
-0.25 LSB
+0.25 LSB
茵莱
-0.25 LSB
茵莱， DLNE图解
0
CODE
4095
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
版权所有1999 Sipex的公司
3
引脚 - 28引脚SOIC & DIP
北卡罗来纳州
V
OUT2
V
SS
V
DD
CLR
REF IN 2
GND
B1/B2
A
REF IN 1
XFER
WR2
WR1
CS
被迫到1000 0000 0000 ，DAC输出
将沉淀到0V。低电平有效。
北卡罗来纳州
DB
0
DB
1
DB
2
DB
3
DB
4
DB
5
DB
6
DB
7
DB
8
DB
9
DB
10
DB
11
V
OUT1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
SP9502
28
27
26
25
24
23
22
21
20
19
18
17
16
15
引脚13 - WR1 - 写输入1 - 在联
与CS （引脚14） ，使输入寄存器选择，
和控制数据从输入总线传送
到输入寄存器。低电平有效。
引脚14 - CS - 片选 - 允许写
数据输入寄存器和/或从传输数据
输入总线到DAC寄存器。
引脚15 = V
OUT1
- 从DAC1电压输出。
引脚16 - DB
11
- 数据位11 ;最高有效位。
引脚17 - DB
10
- 数据位10 。
引脚18 - DB
9
- 数据位9 。
引脚19 - DB
8
- 数据位8 。
引脚分配
引脚1 - 北卡罗来纳州 - 无连接。
引脚2 - V
输出2
- 从DAC2电压输出。
引脚3 - V
SS
- -5V电源输入。
引脚4 - V
DD
- + 5V电源输入。
引脚5 - CLR - 清除。门控与WR2 （引脚12） 。
低电平有效。同时清除DAC输出为0V 。
6脚 - REF IN2 - 参考输入的DAC2 。
引脚7 - GND - 接地。
引脚8 - B1 / B2 - 字节1 /字节2 - 选择数据
输入格式。在8引脚为逻辑“ 1 ”选择12
比特模式，并且所有12个数据比特被提供给
DAC （ S）不变;一个逻辑“0”，选择了8位
模式，并在4个LSB被连接到四个
最高有效位，允许一个8位的MSB对齐接口。
引脚9 - A - 地址用于DAC的选择 - 一个
逻辑“0”中选择的DAC 1;一个逻辑“1”的选择
DAC 2 。
引脚10 - REF IN1 - 参考输入的DAC1 。
引脚11 - XFER - 转让。门控与WR2
（引脚12） ;加载所有DAC寄存器同时进行。
低电平有效。
引脚12 - WR2 - 写输入2 - 在联
与XFER （引脚11 ） ，控制数据的传输
从输入寄存器的DAC寄存器。在
使用CLR结合（引脚5） ， DAC寄存器
引脚20 - DB
7
- 数据第7位。
引脚21 - DB
6
- 数据第6位。
引脚22 - DB
5
- 数据第5位。
引脚23 - DB
4
- 数据位4 。
引脚24 - DB
3
- 数据位3 。
引脚25 - DB
2
- 数据位2 。
引脚26 - DB
1
- 数据位1 。
引脚27 - DB
0
- 数据位0 ; LSB
引脚28 - 北卡罗来纳州 - 无连接。
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
版权所有1999 Sipex的公司
4
特点
该
SP9502
是一款低功耗，的双通道版本
流行的SP9345 ，四路12位数字 - 模拟
转换器。这种双电压输出， 12位
数位类比转换器功能
±4.5V
产量
当使用波动
±5
伏电源。输入
使用的编码格式是标准的偏移二进制。
（参照
表1
下文）。
该转换器利用对每一个双缓冲
12个并行数字输入，轻松微处理器
界面。每一个12位DAC独立
寻址和两个DAC可能simulta-
使用单个XFER命令neously更新。
输出稳定时间规定为4微秒到全
12位精度驾驶5Kohm ， 50pF的负载时，
组合。该
SP9502,
双12位Digital-
模拟转换器非常适合于应用
系统蒸发散，如ATE ，过程控制器，机器人，
和仪表。该
SP9502
在可用
28引脚塑封SOIC和塑料DIP封装，
在指定的商业（ 0°C至+ 70 ° C）
温度范围。
工作原理
该
SP9502
五个主要的功能模块
- 输入数据多路转换器，数据寄存器，控制
逻辑， 12位D / A转换器，和两个双极
输出电压的放大器。输入数据的多
路器被设计成连接至任一12-位或8位
微处理器的数据总线。输入数据格式
一个逻辑“1” - 由B1 / B2信号控制
选择12位模式，而逻辑“0”的选择
在8位模式。在12位模式中的数据是
不改变传送到输入寄存器
在它的格式。在8位模式中，四个最低
显著位（LSB ）被连接到四个
最显著位（MSB ） ，从而使一个8位
MSB对齐接口。所有的数据输入是
在这两种模式下使用CS信号使能。该
数字输入端被设计为TTL和5V
CMOS兼容。
为了降低DAC满量程输出
敏感的MSB的大比重
在传统的R- 2R梯形电阻发现， 3
位最高值被解码成8相等加权的水平。
这降低了每个位的一个因子的贡献
4 ，因此，降低了输出灵敏度误
匹配电阻器和开关用相同的
量。线性误差和稳定性都
改进的原因相同。每个D / A CON-
换器从数据总线由两个稳压分离
存器，每个包括电平触发的锁存器
图1 。
第一个寄存器（输入寄存器）为12
位宽。输入寄存器的选择通过
地址输入A
0
AND A
1
并且由CS启用
和WR1信号。在8位模式下，使
信号输出到8位最高值是由一个逻辑低无效
在B1 / B2以允许4 LSB的更新。该
第二个寄存器（ DAC寄存器） ，接受DE-
3编码MSB的加9 LSB的。两个DAC
寄存器同时更新为
DAC的使用XFER和WR2信号。运用
CLR和WR2信号或上电复位时，
（启用时，接通电源）的DAC
寄存器被设置为1000 0000 0000和DAC的
输出将稳定到0V 。
使用控制逻辑输入，用户具有完全的
地址译码器，芯片使能，数据
转移和DAC的结算。控制
逻辑输入电平触发，而像数据
输入， TTL和CMOS兼容。真相
表（表
2)
显示相应的功能
与控制逻辑的状态相关的
输入。
本身有实现的数模转换器
精密薄膜电阻网络和CMOS
传输门开关。每个D / A转换器
用于从它的DAC转换为12位的输入
注册一个精密电压。
的双极性电压输出
SP9502
is
从DAC的电压输出在芯片上
(V
DAC
）通过使用运算放大器和两个
所示连接在反馈电阻
图2中。
这种配置产生
±4.5V
双极性输出
范围与标准偏移二进制编码。 （见
表1）
版权所有1999 Sipex的公司
输入
最高位
1111
1111
1000
1000
0000
0000
1111
1111
0000
0000
0000
0000
最低位
1111
1110
0001
0000
0001
0000
产量
VREF - 1 LSB
VREF - 2 LSB
0 + 1 LSB
0
-VREF + 1 LSB
-VREF
2V
REF
1 LSB =
2
12
表1.偏移二进制编码
SP9502DS/02
SP9502双通道， 12位，电压输出D / A转换器
5
QQ：2881677436 复制
